遂穿场效应晶体管及其制造方法技术

本发明专利技术提供了一种遂穿场效应晶体管，包括：半导体层；第一栅介质层和第二栅介质层，分别位于半导体层的相对的两个表面上；源极区和漏极区，具有不同的掺杂类型，分别位于半导体层的两侧且与半导体层相接触；第一栅极和第二栅极，分别位于第一栅介质层和第二栅介质层上。本发明专利技术通过沟道区的薄厚来控制遂穿结，并具有更大的有效遂穿面积，因此可提高导通电流。同时，本发明专利技术的晶体管结构，其遂穿发生于半导体层中，即沟道中，由于隧穿层是非掺杂或低掺杂的，因此可降低由于缺陷引起的漏电流，从而改善器件的亚阈值特性。此外，由于采用双栅控制，因此能更好控制双极导通特性，实现器件关断。

【技术实现步骤摘要】
隧穿场效应晶体管的制造方法
本专利技术涉及半导体器件领域，特别涉及一种隧穿场效应晶体管的制造方法。
技术介绍
随着器件尺寸的不断缩小，单位面积芯片上的器件数目越来越多，如何降低功耗成为日益突出的问题。常规的隧穿场效应晶体管(Normal-TFET)的结构主要包括衬底(沟道)、栅介质层、栅极以及栅极两侧的源/漏区，主要基于量子隧穿效应工作的，以P型隧穿场效应晶体管为例，在栅极上施加负电压，沟道区的电势升高，源区到沟道区发生量子隧穿，隧穿产生的电子和空穴从源区和漏区流出。对于常规的隧穿场效应晶体管，其亚阈值摆幅(SS)可以小于60meV/dec,为降低功耗提供一种途径。但为了降低亚阈值摆幅和提高导通电流，需要隧穿结越窄越好，但现有结构的隧穿场效应晶体管，在注入和热处理过程总会引起杂质的扩散分布，很难实现窄的隧穿结。此外，在常规的隧穿场效应晶体管中，源漏区都是高掺杂，掺杂势必引入缺陷，与缺陷相关的漏电流会破坏亚阈值摆幅的降低。而且，常规的隧穿场效应晶体管具有在正负栅电压下都能开启的双极特性，会导致器件难以完全关断。
技术实现思路
本专利技术的目的旨在解决上述技术缺陷，提供一种隧穿场效应晶体管的制造方法。本专利技术提供了一种隧穿场效应晶体管，包括：半导体层；第一栅介质层和第二栅介质层，分别位于半导体层的相对的两个表面上；源极区和漏极区，具有不同的掺杂类型，分别位于半导体层的两侧且与半导体层相接触；第一栅极和第二栅极，分别位于第一栅介质层和第二栅介质层上。优选地，所述半导体层的厚度不大于10nm。优选地，所述源极区和漏极区通过外延生长形成。优选地，所述源极区和漏极区分别位于半导体层和部分第一栅极、部分第二栅极的两侧，所述源极区和所述漏极区与第一栅极、第二栅极之间具有隔离层，以使第一栅极、第二栅极不覆盖所述半导体层的全部。优选地，源漏接触及第一栅极、第二栅极的接触从同一侧引出。此外，本专利技术还提供了上述隧穿场效应晶体管的制造方法，包括：步骤S01，提供第一支撑衬底；步骤S02，在第一支撑衬底上依次形成第一去除层、半导体层、第一栅介质层和第一栅极，以及在半导体层的两侧形成具有不同的掺杂类型、与半导体层相接触的源极区和漏极区；步骤S03，形成覆盖源极区、漏极区和第一栅极的介质层；步骤S04，将介质层与第二支撑衬底键合；步骤S05，以第二支撑衬底为支撑，去除第一支撑衬底以及第一去除层，并在半导体层上依次形成第二栅介质层和第二栅极；步骤S06，完成器件的后续步骤。优选地，所述第一支撑衬底为半导体衬底，所述步骤S02具体包括：第一支撑衬底上依次形成有第一去除层、半导体层、第一栅介质层、第二去除层和第一掩膜层；图案化所述第一掩膜层和第二去除层，并在所述第一掩膜层和第二去除层侧壁形成第三去除层；在第一掩膜层及第三去除层的掩蔽下，去除第一栅介质层及其下半导体层和第一去除层，并重新形成第二掩膜层，同时去除第一掩膜层；在第二掩膜层和第三去除层的掩蔽下，去除第二去除层及其下的第一栅介质层、半导体层和第一去除层，并重新形成源极区和其上的第一介质层；在第一介质层和第三去除层的掩蔽下，去除第二掩膜层，并重新形成漏极区和其上的第二介质层，源极区和漏极区具有不同的掺杂类型，源极区和漏极区与半导体层相接触；去除第三去除层以形成第一开口，在第一开口侧壁形成第一隔离层，并填充第一开口以形成第一栅极。优选地，第一去除层为二氧化硅，半导体层为硅，第二去除层为多晶硅，第一掩膜层和第三去除层为氮化物，第二掩膜层为锗硅。优选地，步骤S05的步骤具体为：以第二支撑衬底为支撑，去除第一支撑衬底以及第一去除层以形成第二开口，在半导体层上形成第二栅介质层，并在第二开口的侧壁形成第二隔离层，并填充第二开口以形成第二栅极。优选地，所述半导体层的厚度不大于10nm。优选地，在步骤S04之前还包括步骤：形成连接第一栅极的第一金属层；步骤S06包括：形成连接第二栅极的第二金属层；从第二栅极一侧形成源漏接触，以及分别与第一金属层和第二金属层连接的接触。本专利技术实施例提供的隧穿场效应晶体管，在半导体层的两侧形成源极区和漏极区，半导体层的双面形成栅极，这样形成了双栅器件，半导体层为沟道区，该结构的隧穿场效应晶体管为不受杂质注入扩散限制的窄隧穿结，其通过沟道区的薄厚来控制隧穿结，并具有更大的有效隧穿面积，因此可提高导通电流。同时，本专利技术的晶体管结构，其隧穿发生于半导体层中，即沟道中，由于隧穿层是非掺杂或低掺杂的，因此可降低由缺陷引起的漏电流，从而改善器件的亚阈值特性。此外，由于采用双栅控制，因此能更好控制双极导通特性，实现器件关断。附图说明本专利技术上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解，其中：图1示出了根据本专利技术实施例的隧穿场效应晶体管的结构示意图；图2-图17示出了根据本专利技术实施例的半导体器件的各个形成阶段的截面示意图。具体实施方式下面详细描述本专利技术的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本专利技术，而不能解释为对本专利技术的限制。本专利技术旨在提出一种新的隧穿场效应晶体管结构，以克服现有的隧穿场效应晶体管结构难以实现窄的隧穿结，参考图1所示，所述隧穿场效应晶体管包括：半导体层104；第一栅介质层106和第二栅介质层206，分别位于半导体层104的相对的两个表面上；源极区120和漏极区130，具有不同的掺杂类型，分别位于半导体层104的两侧且与半导体层相接触；第一栅极140和第二栅极240，分别位于第一栅介质层106和第二栅介质层206上。在本专利技术的隧穿场效应晶体管结构中，在半导体层的两侧形成源极区和漏极区，半导体层的双面形成栅极，这样形成了双栅器件，半导体层为沟道区，在上下两栅极上施加不同电压，沟道上下两侧处于不同的电势，当此电势差大于沟道材料的禁带宽度，导带和价带间发生量子隧穿。隧穿产生的载流子(电子和空穴)通过源漏流出，从而形成导通回路。该结构的隧穿场效应晶体管为不受杂质注入扩散限制的窄隧穿结，其通过沟道区的薄厚来控制隧穿结，并具有更大的有效隧穿面积(与栅长栅宽之积成正比)，因此可提高导通电流。此外，由于本专利技术的晶体管的沟道区可不掺杂或仅低掺杂，从而大幅降低与缺陷相关的电流，能实现更低的亚阈值摆幅。如图1所示，在本专利技术的实施例中，所述源极区120和漏极区130分别位于半导体层104和部分第一栅极140、部分第二栅极240的两侧，所述源极区120和所述漏极区130与第一栅极140、第二栅极240之间具有隔离层142、242。其中沟道区与其上下的栅极、栅介质层以及隔离层自对准。所述源极区120和所述漏极区130具有不同类型的掺杂，对于N型器件，漏极区为N型重掺杂，源极区为P型重掺杂；对P型器件，漏极区为P型重掺杂，源极区为N型重掺杂。源漏接触172及第一栅极、第二栅极的接触170、174从同一侧引出，本实施例中从第二栅极240一侧引出。优选地，所述源极区和漏极区可以通过外延生长形成。所述半导体层104优选为带隙小的材料，例如可以为单晶硅、多晶硅、非晶硅、锗、硅锗、、锑化铟、碲化铅、砷化铟、磷化铟、砷化镓或锑化镓、合金半导体或其他化合物半导本文档来自技高网...

【技术保护点】
一种遂穿场效应晶体管，其特征在于，包括：半导体层；第一栅介质层和第二栅介质层，分别位于半导体层的相对的两个表面上；源极区和漏极区，具有不同的掺杂类型，分别位于半导体层的两侧且与半导体层相接触；第一栅极和第二栅极，分别位于第一栅介质层和第二栅介质层上。

【技术特征摘要】
1.一种隧穿场效应晶体管的制造方法，其特征在于，包括步骤：步骤S01，提供第一支撑衬底；步骤S02，在第一支撑衬底上依次形成第一去除层、半导体层、第一栅介质层和第一栅极，以及在半导体层的两侧形成具有不同的掺杂类型、与半导体层相接触的源极区和漏极区；步骤S03，形成覆盖源极区、漏极区和第一栅极的介质层；步骤S04，将介质层与第二支撑衬底键合；步骤S05，以第二支撑衬底为支撑，去除第一支撑衬底以及第一去除层，并在半导体层上依次形成第二栅介质层和第二栅极；步骤S06，完成器件的后续步骤，包括：形成连接第二栅极的第二金属层；形成源漏接触，以及与第二金属层连接的接触。2.根据权利要求1所述的制造方法，其特征在于，所述第一支撑衬底为半导体衬底，所述步骤S02具体包括：第一支撑衬底上依次形成有第一去除层、半导体层、第一栅介质层、第二去除层和第一掩膜层；图案化所述第一掩膜层和第二去除层，并在所述第一掩膜层和第二去除层侧壁形成第三去除层；在第一掩膜层及第三去除层的掩蔽下，去除第一栅介质层及其下的半导体层和第一去除层，并重新形成第二掩膜层，同时去除第一掩膜层；在第二掩膜层和第三去除层的掩蔽下，去除第二去...

【专利技术属性】
技术研发人员：朱正勇，朱慧珑，许淼，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：北京;11