RAM输出寄存处理方法技术

本发明专利技术提供了一种RAM输出寄存处理方法，包括：判断是否有与RAM输出相连接的寄存器；如果有与RAM输出相连接的寄存器，则判断该寄存器是否需要压缩；如果该寄存器需要压缩，则判断该寄存器是否有异步置位控制端；如果该寄存器没有异步置位控制端，则根据该寄存器是否具有异步、同步清零控制端、时钟使能端，进行相应处理。本发明专利技术通过对RAM输出连接的各种寄存结构进行分类处理，解决了RAM在FPGA芯片中，采用FPGA专有宏单元RAMB实现的问题，处理效果达到和Synplify相当的水平。

【技术实现步骤摘要】
RAM输出寄存处理方法
本专利技术涉及集成电路设计领域，尤其涉及一种对FPGARTL综合中RAM输出寄存的处理方法。
技术介绍
FPGA(Field－ProgrammableGateArray)，即现场可编程门阵列，它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。当前FPGA(FieldProgrammableGateArrays)的EDA发展技术主要掌控在几大FPGA和EDA厂商，如Xilinx，Altera，Synopsis等，国内的技术发展还处在紧随其后和模仿的阶段。其中RTL(Register-Transfer-Level)综合是FPGAEDA工具中的重要一环。由于存储器在各大电子产品中广泛应用，因此RTL综合对存储器的处理是非常重要的一部分，直接决定着产生的电子产品的性能优劣。存储器RAM输出寄存的结构存在于多种电子产品应用中，如果不处理，RAM在FPGA芯片上是通过分散的LUT((Look-Up-Table))+FF(Flip-Flop)实现的，这样一方面浪费FPGA的逻辑资源，另一方面分散结构组合成的RAM性能较差；而处理后的RAM在FPGA芯片上是通过FPGA专有的块式RAM宏单元结构实现，不仅可以节省逻辑资源，而且性能也很好。但是已公开的技术中并没有专门针对存储器RAM输出寄存的解决方法。因此，希望提出一种针对存储器RAM输出寄存的解决方法，来提升RAM性能。
技术实现思路
本专利技术旨在提出专门针对存储器RAM输出寄存的解决方法，来提升RAM性能。本专利技术提供了一种RAM输出寄存处理方法，包括：a)判断是否有与RAM输出相连接的寄存器；b)如果有与RAM输出相连接的寄存器，则判断该寄存器是否需要压缩；c)如果该寄存器需要压缩，则判断该寄存器是否有异步置位控制端；d)如果该寄存器没有异步置位控制端，则根据该寄存器是否具有异步、同步清零控制端、时钟使能端，进行相应处理。与现有技术相比，采用本专利技术提供的技术方案具有如下优点：通过对RAM输出连接的各种寄存结构进行分类处理，解决了RAM在FPGA芯片中，采用FPGA专有宏单元RAMB实现的问题，处理效果达到和Synplify相当的水平。附图说明通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本专利技术的其它特征、目的和优点将会变得更明显。图1为根据本专利技术实施例提供的RAM输出寄存的处理方法实现流程示意图；图2为根据本专利技术实施例的当寄存器具有异步清零控制端、且没有使能控制端时寄存结构处理转化图；图3为根据本专利技术实施例的当寄存器含有同步清零控制端时的寄存结构处理转化图；图4为根据本专利技术实施例的当寄存器具有异步清零控制端、且使能控制端不同于RAM使能端的寄存结构处理转化图；图5为根据本专利技术实施例的当寄存器含有同步清零控制端且使能控制端不同于RAM使能端的寄存结构处理转化图；图6为根据本专利技术实施例的当寄存器具有异步清零控制端、且使能控制端同于RAM使能端的寄存结构处理转化图；图7为根据本专利技术实施例的当寄存器具有异步清零控制端、且使能控制端同于RAM使能端的寄存结构处理转化图。具体实施方式下面详细描述本专利技术的实施例。所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本专利技术，而不能解释为对本专利技术的限制。下文的公开提供了许多不同的实施例或例子用来实现本专利技术的不同结构。为了简化本专利技术的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本专利技术。此外，本专利技术可以在不同例子中重复参考数字和/或字母。这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施例和/或设置之间的关系。此外，本专利技术提供了的各种特定的器件和结构的例子，但是本领域普通技术人员可以意识到其他器件的可应用于性和/或其他结构的使用。本专利技术提供了一种针对FPGARTL综合中RAM输出寄存的处理方法。下面，将通过本专利技术的一个实施例对图1所示的针对FPGARTL综合中RAM输出寄存的处理方法进行具体描述。如图1所示，本专利技术所提供的针对FPGARTL综合中RAM输出寄存的处理方法包括：一个对RAM输出寄存器完整的处理首先要从对RAM输出结构的分析开始，第一步要确定的就是RAM是否还有寄存器，如步骤a,如没有寄存器则处理结束，如步骤b’；在确定寄存器存在后，第二步判断寄存器是否需要压缩，如步骤b,如果不需要那也可直接结束处理，如步骤c’；如果需要则接着进行第三步，根据是否含有异步置位控制端的寄存结构将RAM输出寄存结构分类：即RAM输出寄存结构含有异步置位控制端和RAM输出寄存结构不含有异步置位控制端两类，如果所述RAM输出寄存结构含有异步置位控制端，则不进行任何操作，处理结束。如果所述RAM输出寄存结构不含有异步置位控制端，则需要对RAM输出寄存结构根据是否含有SR和CE进行进一步分类，并根据不同的结构进行不同的操作，具体如下：所述不含有异步置位控制端的RAM输出寄存结构包括以下八种结构，分别是：不含有控制端的寄存器、含有异步清零控制端寄存结构、含有同步清零控制端寄存结构、含有异步清零控制端且使能控制端不同于RAM使能端的寄存结构处、含有同步清零控制端且使能控制端不同于RAM使能端的寄存结构、含有异步清零控制端且使能控制端同于RAM使能端的寄存结构、含有同步清零控制端且使能控制端同于RAM使能端的寄存结构、含有同步置位控制端的寄存结构。对上述八种结构的识别顺序和所执行的操作如图1所示，具体的，首先判断所述不含有异步置位控制端的RAM输出寄存结构是否有异步清零控制端，如步骤c。如果该寄存器没有异步置位控制端，则处理结束，如步骤d’。如果该寄存器没有异步置位控制端，则根据该寄存器是否具有异步、同步清零控制端、时钟使能端，进行相应处理，如步骤d。步骤d包括：d1)判断该寄存器是否具有异步清零控制端，且如果该寄存器具有异步清零控制端，则执行第一处理。第一处理包括：继续判定是否包含使能控制端，如果没有，则判定结构为含有异步清零控制端寄存结构FDC，需进行如图2所示处理：原来的FDC的D引脚改为接VCC，即信号为全“1”，FDC的输出引脚Q改为接到与Qnet相连；增加与逻辑门，所述与逻辑门的两个输入分别来源于RAM的引脚输出和Qnet引线，与逻辑门的输出连接到原FDC的Q引脚；RAM的工作模式改为同步读，先读。此步处理完成后，所有针对FPGARTL综合中RAM输出寄存的处理结束。如果所述不含有异步置位控制端含有异步清零控制端的RAM输出寄存结构含有使能控制端，则根据使能控制端与RAM使能端是否相同分为：含有异步清零控制端且使能控制端不同于RAM使能端的寄存结构和含有异步清零控制端且使能控制端同于RAM使能端的寄存结构两种寄存结构，分别对两种结构进行如下处理：对含有异步清零控制端且时钟使能控制端不同于RAM使能端的寄存结构，进行如图4所示处理：把原RAM单端口结构改为双端口结构，原来的单端口RAM的端口作为第一端口PortA，本文档来自技高网...

【技术保护点】
一种RAM输出寄存处理方法，包括：a)判断是否有与RAM输出相连接的寄存器；b)如果有与RAM输出相连接的寄存器，则判断该寄存器是否需要压缩；c)如果该寄存器需要压缩，则判断该寄存器是否有异步置位控制端；d)如果该寄存器没有异步置位控制端，则根据该寄存器是否具有异步、同步清零控制端、时钟使能端，进行相应处理。

【技术特征摘要】
1.一种RAM输出寄存处理方法，包括：a)判断是否有与RAM输出相连接的寄存器；b)如果有与RAM输出相连接的寄存器，则判断该寄存器是否需要压缩；c)如果该寄存器需要压缩，则判断该寄存器是否有异步置位控制端；d)如果该寄存器没有异步置位控制端，执行以下步骤：d1)判断该寄存器是否具有异步清零控制端，且如果该寄存器具有异步清零控制端，则执行第一处理；d2)如果该寄存器不具有异步清零控制端，则判断该寄存器是否同时具有同步清零控制端和时钟使能端，且如果该寄存器同时具有同步清零控制端和时钟使能端，则执行第二处理；d3)如果该寄存器不同时具有同步清零控制端和时钟使能端，则判断该寄存器是否具有同步清零控制端，且如果该寄存器具有同步清零控制端，则执行第三处理；d4)如果该寄存器不具有同步清零控制端，则判断该寄存器是否具有时钟使能端，且如果该寄存器具有时钟使能端，则进行第四处理，如果该寄存器不具有时钟使能端，则进行该寄存器不含控制端的处理。2.根据权利要求1的RAM输出寄存处理方法，还包括：b’)如果没有与RAM输出相连接的寄存器，则处理结束。3.根据权利要求1的RAM输出寄存处理方法，还包括：c’)如果该寄存器不需要压缩，则处理结束。4.根据权利要求1的RAM输出寄存处理方法,其中第一处理包括：d11)判断该寄存器是否包含使能控制端，如果不包含，则：将该寄存器的D引脚改为接电源电压，即信号“1”，该寄存器的输出引脚Q改为Qnet引线；增加与逻辑门，所述与逻辑门的两个输入分别来源于RAM的引脚输出和该寄存器的Qnet引线；RAM的工作模式改为同步读；D12)如果该寄存器包含使能控制端，则判断该使能控制端与RAM的使能端是否相同；D13)如果该使能控制端与RAM的使能端不同，则把RAM的单端口作为第一端口，并且修改为只写、不能读，给RAM新增第二端口，第二端口为只读、不能写,将RAM的引脚接到第二端口上，工作模式改为同步写并且先写模式，增加新控制端，该新控制端来源于时钟使能控制端，工作模式为同步读并且先读模式；将该寄存器的D引脚接电源电压，Q引脚作为Qnet引线；增加与逻辑门，两个输入分别来源于RAM的引脚和该寄存器的Qnet...

【专利技术属性】
技术研发人员：李艳，张东晓，于芳，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：北京;11