鳍式二极管结构制造技术

本发明专利技术提出了一种鳍式二极管结构及其制作方法，其结构包含一基底、一掺杂井形成在基底中、多个第一导电类型鳍部与多个第二导电类型鳍部凸出于掺杂井上、以及一第一导电类型掺杂区全面性地形成在第一导电类型鳍部、第二导电类型鳍部以及浅沟渠隔离结构与掺杂井之间的基底中并与第一导电类型鳍部以及第二导电类型鳍部连接。

【技术实现步骤摘要】
【专利摘要】本专利技术提出了一种鳍式二极管结构及其制作方法，其结构包含一基底、一掺杂井形成在基底中、多个第一导电类型鳍部与多个第二导电类型鳍部凸出于掺杂井上、以及一第一导电类型掺杂区全面性地形成在第一导电类型鳍部、第二导电类型鳍部以及浅沟渠隔离结构与掺杂井之间的基底中并与第一导电类型鳍部以及第二导电类型鳍部连接。【专利说明】 鳍式二极管结构
本专利技术大体上与一种鳍式二极管结构及其制作方法有关，更具体来说，其涉及一种基底中具有全面性的掺杂区域的鳍式二极管结构，其可以相容于一般鳍式场效晶体管(^111 ^161(1 6打6。七 181:01~，)的制作流程。
技术介绍
随着半导体元件尺寸不断缩小，鳍式场效晶体管变得更常被应用在半导体技术中。在较小元件尺寸的领域中，鳍式场效晶体管的优势在于其相对较高的驱动电流以及可避免短通道效应0118111161 6:^6(^ )的能力。鳍式场效晶体管之所以会具有较高的驱动电流，是因为其栅极是设计成绕设在通道的周围，故通道的有效宽度得以增大，较大的通道宽度就能够允许较高的驱动电流。再者，将栅极绕设在通道周围的设计也能够更有效地抑制通道区漏电流的产生，因而减少短通道效应的发生。 上述鳍式场效晶体管的诸多优点让它们常被使用在小尺寸的半导体技术中，特别是32纳米以下的半导体元件设计中。然而，小尺寸的特征却会导致鳍式场效晶体管更容易因静电放电现象而失效。如半导体领域中所熟知者，集成电路的周边容易因为静电而产生极大的电压，举例言之，集成电路的输出/入缓冲部位会因为其封装针脚受到人体的触摸而产生高电位势。如此当静电放电时，集成电路的节点即会产生高电流，此即称为静电放电现象对半导体元件来说，静电放电现象是一种严重的问题，因为其可能会破坏整个集成电路。尤其是对鳍式场效晶体管而言，其主动区域的宽度远小于其他相同技术尺度的晶体管宽度，而较小的宽度在静电放电时就会产生相对较大的电流密度，此即代表其所容许的临界电流密度会相对较小。举例来说，在元件崩溃 前，鳍式场效晶体管一般会具有0.1毫安培/微米(―/ 0 111)的临界电流密度，此值远小于平面型场效晶体管的2.0-/ 11III电流密度或是平面301型场效晶体管的1.4111^/0 111电流密度。这样极小的临界电流密度会使得电流易于击穿栅极与主动区域之间的栅极氧化层，使得栅极与主动区域短路。故此，鳍式场效晶体管会较容易因为静电放电而元件失效，半导体业界需要解决方案来克服这个问题。
技术实现思路
为了避免半导体元件因为静电放电现象而失效，业界通常会在微电子元件旁设置二极管结构来保护敏感的固态电路不受静电放电的影响。本专利技术提出了一种具有新颖、具全面性掺杂区域的鳍式二极管结构来解决静电放电问题，这样全面性的掺杂区域设计可有效降低元件的导通电阻(如!!)，并可提供改良的电流通道，其主接面可调整成吾人所欲的态样。再者，本专利技术鳍式的二极管架构相容于一般鳍式场效晶体管的制作流程，其可与鳍式场效晶体管在同一流程中制作，不需要安排额外的工艺步骤。 本专利技术的一目的在于提出一种鳍式二极管结构，其包含:一基底；一掺杂井形成在基底中；多个第一导电类型鳍部与多个第二导电类型鳍部从掺杂井上凸出，其中各个第一导电类型鳍部以及第二导电类型鳍部以浅沟渠隔离结构分隔；以及一第一导电类型掺杂区全面性地形成在第一导电类型鳍部、第二导电类型鳍部、浅沟渠隔离结构与掺杂井之间的基底中并与第一导电类型鳍部以及第二导电类型鳍部连接。 本专利技术的另一目的在于提出一种鳍式二极管结构，其包含:一基底；一掺杂井形成在基底中；多个第一导电类型鳍部与多个第二导电类型鳍部从基底上凸出，其中各个第一导电类型鳍部以及第二导电类型鳍部以浅沟渠隔离结构分隔；至少一第一导电类型掺杂区形成在第一导电类型鳍部、部分的浅沟渠隔离结构与掺杂井之间的基底中并与第一导电类型鳍部连接；以及至少一第二导电类型掺杂区形成在第二导电类型鳍部、部分的浅沟渠隔离结构与掺杂井之间的基底中并与第二导电类型鳍部连接，其中第一导电类型掺杂区与第二导电类型掺杂区在基底中相接形成接面。 本专利技术的又一目的在于提出一种制作鳍式二极管结构的方法，其步骤包含:提供一基底；在基底中形成一掺杂井；在掺杂井中形成至少一第一导电类型掺杂区或至少一第二导电类型掺杂区；对第一导电类型掺杂区或第二导电类型掺杂区进行一蚀刻工艺，以在第一导电类型掺杂区或第二导电类型掺杂区上形成多个鳍部；在各个鳍部之间形成浅沟渠隔离结构；以及对鳍部进行掺杂步骤，以形成第一导电类型鳍部以及第二导电类型鳍部。 无疑地，本专利技术的这类目的与其他目的在阅者读过下文以多种图示与绘图来描述的优选实施例细节说明后将变得更为显见。 【专利附图】【附图说明】 本说明书含有附图并于文中构成了本说明书的一部分，从而使阅者对本专利技术实施例有进一步的了解。这些图示描绘了本专利技术一些实施例并连同本文描述一起说明了其原理。在这些图示中: 图1-4绘示出根据本专利技术一实施例一具有第一掺杂类型掺杂区的鳍式二极管结构的制作流程的示意图； 图5绘示出根据本专利技术另一实施例一具有第二掺杂类型掺杂区的鳍式二极管结构的示意图；以及 图6绘示出根据本专利技术又一实施例一同时具有第一掺杂类型与第二掺杂类型的掺杂区的鳍式二极管结构的示意图。 需注意本说明书中的所有图示皆为图例性质，为了清楚与方便图示说明之故，图示中的各部件在尺寸与比例上可能会被夸大或缩小地呈现，一般而言，图中相同的参考符号会用来标示修改后或不同实施例中对应或类似的元件特征。 【符号说明】 100 基底 101 掺杂井 103 第一导电类型掺杂区 105 鳍部 1058 第一导电类型的鳍部 105? 第二导电类型的鳍部 107 硬遮罩层 109沟渠 111浅沟渠隔离结构 200基底 201掺杂井 204第二导电类型掺杂区 2058第一导电类型的鳍部 205?第二导电类型的鳍部 211浅沟渠隔离结构 300基底 301掺杂井 303第一导电类型掺杂区 304第二导电类型掺杂区 3058第一导电类型的鳍部 305?第二导电类型的鳍部 311浅沟渠隔离结构 313接面 【具体实施方式】 在下文的细节描述中，元件符号会标示在随附的图示中成为其中的一部分，并且以可实行该实施例的特例描述方式来表示。这类实施例会说明足够的细节从而使本领域技术人员得以具以实施。阅者须了解到本专利技术中也可利用其他的实施例或是在不悖离所述实施例的前提下作出结构性、逻辑性、及电性上的改变。因此，下文的细节描述将不欲被视为是一种限定，反之，其中所包含的实施例将由随附的权利要求书来加以界定。 首先请参照图1-4，其绘示出根据本专利技术一实施例一具有第一掺杂类型的掺杂区的鳍式二极管结构的制作流程的示意图。首先，如图1所示，提供一基底100作为本专利技术元件的设置基础。基底100可为一硅基底、一含硅基底、一三五族覆硅基底(例如 111(3011)或一石墨烯覆娃基底(111(3011)等半导体基底。接着，在基底100中形成一掺杂井101，如一？型掺杂井^511)或一?型掺杂井0 ^11),其可通过离子布植等扩散工艺在基底100中掺入一本文档来自技高网...

【技术保护点】
一种鳍式二极管结构，包含：一基底；一掺杂井，形成在该基底中；多个第一导电类型鳍部与多个第二导电类型鳍部凸出于该掺杂井上，其中各个这些第一导电类型鳍部以及这些第二导电类型鳍部以浅沟渠隔离结构分隔；以及一第一导电类型掺杂区，全面性地形成在这些第一导电类型鳍部、这些第二导电类型鳍部以及该浅沟渠隔离结构与该掺杂井之间的该基底中并与这些第一导电类型鳍部以及这些第二导电类型鳍部连接。

【技术特征摘要】

【专利技术属性】
技术研发人员：王畅资，张秉真，唐天浩，苏冠丞，
申请(专利权)人：联华电子股份有限公司，
类型：发明
国别省市：中国台湾;71