形成高电子迁移率半导体器件的方法及其结构技术

在一个实施例中，形成半导体器件的方法可以包括：在半导体衬底上形成HEM器件。半导体衬底为半导体器件提供载流电极并且一个或者多个内部导体结构在半导体衬底与HEM的区域之间提供垂直电流路径。

【技术实现步骤摘要】
形成高电子迁移率半导体器件的方法及其结构相关申请的交叉引用本申请要求2013年3月15日提交的申请号为61/786，596的美国临时申请的权.、Mo
技术介绍
本专利技术通常涉及电子设备，并且更具体地涉及半导体、其结构以及形成半导体器件的方法。 过去，半导体工业利用各种方法以形成使用至少一个III族系列半导体材料(例如氮化镓(GaN))作为半导体材料中的一个的功率半导体器件。这种功率半导体器件用于包括电源供应的各种应用和包括高电压开关电路的电动机控制器。构建在硅衬底上的GaN功率半导体器件(例如高电子迁移率晶体管(“HEMT”)器件)一直是在器件的上表面上具有源电极和漏电极的横向器件。然而，该配置很难形成与半导体器件的各种部分的连接。用金属硅氧化物半导体(MOS)晶体管封装GaN器件也很难。 因此，期望有使用GaN或者其它III族系列材料(例如提高连接器件性能以及集成能力的III族氮化物系列材料或者SiC)的半导体器件。 【附图说明】 图1图示了根据本专利技术耗尽型半导体器件的实施例的放大剖视图； 图2图示了根据本专利技术的另一个实施例的增强型半导体器件的实施例的放大剖视图； 图3图示了图2半导体器件的可选实施例的耗尽型半导体器件的放大剖视图； 图4示意性地图示了根据本专利技术的共源共栅放大电路配置； 图5A图示了根据本专利技术的实施例的共源共栅放大器配置中的HEMT器件和MOSFET器件的放大剖视图； 图5B和5C图示了包括制造的各个阶段处图5A的实施例的封装半导体器件的顶视图； 图6A图示了根据本专利技术的另一个实施例的共源共栅放大器配置中的HEMT器件和MOSFET器件的放大剖视图； 图6B和6C图示了包括制造的各个阶段处图6A的实施例的封装半导体器件的顶视图； 图7图示了根据本专利技术的肖特基二极管结构的实施例的放大剖视图； 图8图示了根据本专利技术包括单片地形成在一个半导体衬底上的硅MOSFET和耗尽型HEMT的多晶体管器件的实施例的放大剖视图；以及 图9图示了根据本专利技术的另一个实施例的多晶体管器件的另一个实施例的放大首1J视图。 为了(一个或者多个)图示的简洁和清楚，图中的元件不一定按比例，并且除非另有说明，在不同的图中相同的附图标记指示相同的元件。另外，为了描述的简单，省略了公知的步骤和元件的描述和细节。此处使用的载流电极是指器件的元件，例如MOS晶体管的源极或者漏极或者双极晶体管的发射极或者集电极或者二极管的阴极或者阳极，其承载通过该器件的电流，而控制电极是指器件的元件，例如MOS晶体管的栅极或者双极晶体管的基极，其控制通过该器件的电流。尽管此处将器件说明为某些N沟道或者P沟道器件，或者某些N型或者P型掺杂区域，但是本领域普通技术人员应该理解，根据本专利技术也可能是互补器件。本领域技术人员应当理解导电类型指的是机制，通过该机制发生传导，例如通过空穴或者电子的传导，因此该导电类型不是指掺杂浓度而是指掺杂类型，例如P型或者N型。本领域技术人员应当理解，此处使用与电路操作有关的词“在...的期间”、“当...的时候”和“当...时”不是表示一旦开始操作就立刻发生操作的准确术语，而是在由开始操作发起的反应之间可能会有(一个或者多个)小但合理的延迟，例如各种传播延迟。另外，术语“当...的时候”是指至少在开始操作的持续时间的某部分内发生某个操作。词的使用大致或者基本上是指元件的值具有期望接近于规定值或者位置的参数。然而，正如在本领域中公知的，总是存在阻止值或者位置精确地按照规定的小变化。在本领域中充分地确认，高达至少百分之十(10%)(以及半导体掺杂浓度高达百分之二十(20%))的变化是来自完全如所描述的理想目标的合理变化。在权利要求书中或/和在【具体实施方式】中的术语“第一”、“第二”、“第三”等等(如在一部分元件的名称中使用的)用于在类似的元件之间进行区分，而不一定用于时间地、空间地、以排名或者任何其它方式描述顺序。应当理解这样使用的术语在适当的情形下是可互换的，并且此处描述的实施例能够以此处未描述或者图示其它顺序进行操作。为了附图的清楚，器件结构的掺杂区域被图示为通常具有直线边缘和精确角度的角。然而，本领域技术人员应当理解由于掺杂剂的扩散和活化，掺杂区域的边缘通常可能不是直线，并且角可能不是精确的角度。 另外，描述可以图示蜂窝式设计(其中体区域是多个蜂窝式区域)，而不是单体设计(其中体区域由以细长图案，典型的以曲线的图案形成的单个区域组成)。然而，这意味着描述适用于蜂窝式实现和单个基实现两者。 【具体实施方式】 通常，本实施例涉及用于高电子迁移率(“HEM”)器件的结构以及形成用于高电子迁移率(“HEM”)器件的结构的方法。HEM器件包括基础半导体衬底和与该基础衬底关联的异质结构。在一些实施例中，异质结构是III族氮化物系列材料，例如氮化镓(GaN)、氮化铝镓(AlGaN)、氮化铟(InN)、氮化铝(AIN)、氮化铟镓(InGaN)、氮化铝镓铟(InAlGaN)或者本领域技术人员公知的类似材料。基础半导体衬底为HEM器件提供第一载流电极。在一些实施例中，邻近异质结构的主表面设置有栅极结构并且第二载流电极位于主表面上但与栅极结构间隔开。 在一些实施例中，异质结构包括GaN沟道层和AlGaN阻挡层。在一些实施例中，至少一个内部连接器结构穿过异质结构延伸到基础半导体衬底以提供从基础衬底到邻近阻挡层的器件区域的低电阻电流路径。在一些实施例中，内部连接器结构可以包括第一和第二导体。在一些实施例中，内部连接器结构包括在异质结构和基础半导体衬底的一部分中形成的至少一个沟槽。在一些实施例中，沟槽用绝缘材料加衬并且在邻近绝缘材料处进一步地用导电材料加衬或者填充。在其它实施例中，HEM器件与MOSFET器件集成在单片单芯片配直中。 在下文中描述的方法和结构的属性在管芯上表面上提供布线源极和栅极导电线，在管芯的背表面上具有漏极导电层。在一些实施例中，源极和栅极端子都在低电压处偏置，这在金属间电介质结构上产生较低应力。该较低应力减轻了电子迁移问题。由于对源极和栅极端子的接合可以在器件的有效面积上完成，因此这一结构还提供至少30%的半导体芯片面积节省。另外，该配置便于HEM器件与其它器件(例如硅MOSFET器件)的组装，这与相关器件相比降低了寄生电感和电阻。 图1图示了配置为III族氮化物耗尽型高电子迁移率晶体管(“HEMT”)的半导体器件10的实施例的放大剖视图。晶体管10包括基础衬底、基础半导体衬底、半导体材料区域、半导体区域或者半导体衬底11。在若干实施例中，衬底11是具有(111)取向并且掺杂有N型掺杂剂(例如磷、砷或者锑)的硅衬底。在其它实施例中，衬底11可以具有其它取向。在其它实施例中，衬底11可以是碳化硅或者可以被掺杂以形成载流电极的其它半导体材料。在若干实施例中，衬底11具有电阻率在从大约0.001到大约0.0lohm-cm的典型范围中的低电阻率(即，具有高掺杂浓度)。在本实施例中，晶体管10还包括可选场延伸层12，其可以是较低掺杂η型硅外延层。在其它实施例中，场延伸层12可以是较低掺杂的P型导电性。场延伸层12的厚度取决于晶体管10所需要的阻挡电压并且典型的厚度在从2本文档来自技高网...

【技术保护点】
一种形成半导体器件的方法，包括：提供第一半导体材料的基础衬底，其中所述基础衬底限定所述半导体器件的第一载流电极；在所述基础衬底上方形成III族氮化物沟道层；在所述沟道层上方形成III族氮化物阻挡层；在所述阻挡层中形成所述半导体器件的第二载流电极；形成覆盖所述阻挡层的一部分并且与所述第二载流电极间隔开的所述半导体器件的栅极；以及形成从所述阻挡层穿过所述沟道延伸至所述基础衬底的第一内部导体结构，其中所述内部连接器结构形成从所述基础衬底到所述阻挡层的低电阻垂直电流路径。

【技术特征摘要】
2013.03.15 US 61/786,596;2014.02.18 US 14/182,5081.一种形成半导体器件的方法，包括: 提供第一半导体材料的基础衬底，其中所述基础衬底限定所述半导体器件的第一载流电极； 在所述基础衬底上方形成III族氮化物沟道层； 在所述沟道层上方形成III族氮化物阻挡层； 在所述阻挡层中形成所述半导体器件的第二载流电极； 形成覆盖所述阻挡层的一部分并且与所述第二载流电极间隔开的所述半导体器件的栅极；以及 形成从所述阻挡层穿过所述沟道延伸至所述基础衬底的第一内部导体结构，其中所述内部连接器结构形成从所述基础衬底到所述阻挡层的低电阻垂直电流路径。2.根据权利要求1所述方法，其中形成所述第一内部导体结构包括形成所述内部导体结构以电连接至所述基础衬底和所述阻挡层。3.根据权利要求1所述方法，进一步包括在所述基础衬底中形成第一导电类型的第一掺杂区域并且第一掺杂区域与所述第一内部导体结构间隔开，其中所述第一导电类型与所述基础衬底的导电类型相反； 形成覆盖所述第一掺杂区域的MOS晶体管的栅极导体，其中所述第一掺杂区域的一部分形成所述MOS晶体管的沟道区；以及 形成与所述第一掺杂区域邻近但间隔开的第二内部导体结构，所述第二内部导体结构从所述III族氮化物阻挡层穿过所述III族氮化物沟道层延伸到所述基础衬底，其中所述第二内部导体结构形成低电阻电流路径。4.根据权利要求1所述方法，进一步包括: 在所述基础衬底中形成第一导电类型的第一掺杂区域并且邻接所述第一内部导体结构，其中所述第一导电类型与所述基础衬底的导电类型相反，并且其中所述第一掺杂区域形成MOS晶体管的第一载流电极； 在所述基础衬底中形成所述第一导电类型的第二掺杂区域并且第二掺杂区域与所述第一掺杂区域间隔开，其中所述第二掺杂区域形成所述MOS晶体管的第二载流电极； 形成覆盖所述第一与第二掺杂区域之间的所述基础衬底的一部分的所述MOS晶体管的栅极导体，其中所述基础衬底的所述部分形成所述MOS晶体管的沟道区；以及 形成从所述III族氮化物阻挡层穿过所述III族氮化物沟道层延伸到所述第二掺杂区域的第二内部导体结构，其中所述第二内部导体结构形成低电阻电流路径。5.一种半导体器件，包括: 第一导电类型的半导体衬底，其中所述半导体衬底提供所述半导体器件的第一载流电极； 所述半导体衬底上的多个III族氮化物层，用以提供HEM结构；以及从邻近所述HEM结构的主表面延伸至所述半导体衬底的内部导体结构，提供从所述半导体衬底到所述HEM结构的垂...

【专利技术属性】
技术研发人员：P·莫恩斯，J·R·吉塔特，
申请(专利权)人：半导体元件工业有限责任公司，
类型：发明
国别省市：美国;US