一种机电一体化设备的电路结构及工作方法技术

本发明专利技术公开了一种机电一体化设备的电路结构及工作方法，所述的电路结构，包括第一CPLD、第二CPLD、第一低压差分信号LVDS接口、第二低压差分信号LVDS接口、时钟及数据线；所述第一CPLD电性连接第一低压差分信号LVDS接口；所述第二CPLD电性连接第二低压差分信号LVDS接口；所述第一低压差分信号LVDS接口和第二低压差分信号LVDS接口通过时钟线及数据线电性连接。本发明专利技术利用LVDS技术，实现少量的8根线，通过CPLD集成技术的数据打包和解包，以传送相隔一定距离两个地方的大量信号，以减少机电一体化及其它设备中的布线复杂性，同时对系统的可靠性、减少故障排除时间具有明显作用。

【技术实现步骤摘要】
【专利摘要】本专利技术公开了，所述的电路结构，包括第一CPLD、第二CPLD、第一低压差分信号LVDS接口、第二低压差分信号LVDS接口、时钟及数据线；所述第一CPLD电性连接第一低压差分信号LVDS接口；所述第二CPLD电性连接第二低压差分信号LVDS接口；所述第一低压差分信号LVDS接口和第二低压差分信号LVDS接口通过时钟线及数据线电性连接。本专利技术利用LVDS技术，实现少量的8根线，通过CPLD集成技术的数据打包和解包，以传送相隔一定距离两个地方的大量信号，以减少机电一体化及其它设备中的布线复杂性，同时对系统的可靠性、减少故障排除时间具有明显作用。【专利说明】
本专利技术涉及电路结构，具体涉及。
技术介绍
随着劳动力成本的提高，要求的自动化加工设备越来越复杂，同时随着嵌入式计算机控制的大量普及，分布式控制成为了必然趋势。因此在复杂的分布式控制系统中，布线的复杂性和可靠性就变得很突出，传统的方法，通常外部每一个信号需要一个导线，从一个地方〔如主控箱〕拉到另外一个地方〔如现场〕，如果一个系统有几百根信号、甚至上千，这肯定给远距离布线带来巨大困难。如在绣花机、花样机和鞋面机系统中，布置于现场的信号有:机头信号、框架四向越位、剪线、扣线、勾线、主轴信号、主轴位置、框架位置、夹线、等等，如果都从主控制CPU连出，其布线混杂可想而知，传统往往需要把主控放置于现场，这又给主控的操作性〔图形显示、各种数据卡操作、网络链接操作等〕带来麻烦。
技术实现思路
本专利技术的目的利用LVDS技术，实现少量的几根线，通过数据的打包和解包在相隔一定距离的两个地方传输大量的信号，以减少机电一体化及其它设备中的布线复杂性。 本专利技术针对上述问题，提供了。 根据本专利技术的一个方面，提供了一种机电一体化设备的电路结构，包括第一 CPLD、第二 CPLD、第一低压差分信号LVDS接口、第二低压差分信号LVDS接口、时钟及数据线；所述第一 CPLD电性连接第一低压差分信号LVDS接口 ；所述第二 CPLD电性连接第二低压差分信号LVDS接口 ；所述第一低压差分信号LVDS接口和第二低压差分信号LVDS接口通过时钟线及数据线电性连接。 根据本专利技术的又一方面，提供了一种机电一体化设备的电路结构的工作方法，包括以下步骤: SI，当诸多信号要从第一地传送到第二地，同时有诸多信号要从第二地传送到第一地，在第一处的第一 CPLD对信号组进行打包，组成一串长的数据串；同时在每个数据串后部加上检验码，通过使用CPLD内部的高速时钟把数据串以一个时钟脉冲一个数据位的方式送出； S2，为了远距离传输的可靠性，通过第一低压差分信号LVDS接口将信号同步输出； S3，在第二地处先对第一地传输的LVDS低压差分信号进行电平转化，利用送过来的时钟和数据在第二地处串行地移入第二地的第二 CPLD ； S4，第二地处的第二 CPLD在全部接收所有信号后，进行检验码复核； S5，在检验码不正确的情况下，当地数据组保留上次的接收值不变；在检验码正确的情况下，将接收的新数据组在第二地处呈现出来； S6，在对信号组要从第二地传送到第一地时，与上述模式相同。 本专利技术的优点: 本专利技术利用LVDS技术，实现少量的8根线，通过CPLD集成技术的数据打包和解包，以传送相隔一定距离两个地方的大量信号(如200个)，以减少机电一体化及其它设备中的布线复杂性，同时对系统的可靠性、减少故障排除时间具有明显作用。 除了上面所描述的目的、特征和优点之外，本专利技术还有其它的目的、特征和优点。下面将参照图，对本专利技术作进一步详细的说明。 【专利附图】【附图说明】 构成本申请的一部分的附图用来提供对本专利技术的进一步理解，本专利技术的示意性实施例及其说明用于解释本专利技术，并不构成对本专利技术的不当限定。 图1是本专利技术的一种机电一体化设备的电路结构示意图； 图2是本专利技术的一种机电一体化设备的电路的工作方法结构流程图。 【具体实施方式】 为了使本专利技术的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本专利技术进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本专利技术，并不用于限定本专利技术。 实施例1 参考图1，如图1所示的一种机电一体化设备的电路结构，包括第一 CPLD、第二CPLD、第一低压差分信号LVDS接口、第二低压差分信号LVDS接口、时钟及数据线；所述第一 CPLD电性连接第一低压差分信号LVDS接口 ；所述第二 CPLD电性连接第二低压差分信号LVDS接口 ；所述第一低压差分信号LVDS接口和第二低压差分信号LVDS接口通过时钟线及数据线电性连接。 实施例2 参考图2，如图2所示的一种机电一体化设备的电路结构的工作方法，包括以下步骤: SI，当诸多信号要从第一地传送到第二地，同时有诸多信号要从第二地传送到第一地，在第一处的第一 CPLD对信号组进行打包，组成一串长的数据串；同时在每个数据串后部加上检验码，通过使用CPLD内部的高速时钟把数据串以一个时钟脉冲一个数据位的方式送出； S2，为了远距离传输的可靠性，通过第一低压差分信号LVDS接口将信号同步输出； S3，在第二地处先对第一地传输的LVDS低压差分信号进行电平转化，利用送过来的时钟和数据在第二地处串行地移入第二地的第二 CPLD ； S4，第二地处的第二 CPLD在全部接收所有信号后，进行检验码复核； S5，在检验码不正确的情况下，当地数据组保留上次的接收值不变；在检验码正确的情况下，将接收的新数据组在第二地处呈现出来； S6，在对信号组要从第二地传送到第一地时，与上述模式相同。 本专利技术的基本原理如下描述:优选的有100个(指10-1000个之间)信号从第一点(主控)送到远处的第二点〔现场机台〕，同时有100个采集信息点从远处的第二点送到第一点，如果采用传统方法至少要200根连线，显然过于复杂；如果采用本方法，可以通过单片的CPLD (复杂可编程器件)芯片把100个数据形成一个带校验和的数据包，通过LVDS (低压差分信号)，以高速的串口传递出去，在另外一端也有一个单片的CPLD，把接收到的带校验和的数据包进行CPLD解包，并分100个独立的信号呈现出来，就实现了两地之间的100信号传递；相反方向的100个信号也类似这样的传递，这样便实现了 200个信号的互传。 在LVDS串口传递过程中，为了保证信号传输的及时性，应采用足够高的速率，比如每个信号线延时不超过万分之一秒，则LVDS串口的标准波特率应不低于2MHz，通常可采用通用的几十到几百MHz的互联网工作速率，便于线材采购与实施。 LVDS表示差分信号，需要两根线，考虑双向的时钟和数据信号，因此该方案总共需要8根线。可以和互联网连线共用。 这8根线实际代表4个信号，每个信号使用占用2根线的差分式传输，通过2根信号电位的偏差方向来传输信号的高或低属性，相对于传统传输的距离衰减，这种传输可以提高传输的距离与可靠性。这4个信号分别是从第一地到第二地的数据串和时钟串，从第二地到第一地的数据串和时钟串。显然，在单向应用场合，只需2个信号4根线就足够。 图1中，CKl为从第一地到第二地的时钟串，DAl为从第本文档来自技高网...

【技术保护点】
一种机电一体化设备的电路结构，其特征在于，包括第一CPLD、第二CPLD、第一低压差分信号LVDS接口、第二低压差分信号LVDS接口、时钟及数据线；所述第一CPLD电性连接第一低压差分信号LVDS接口；所述第二CPLD电性连接第二低压差分信号LVDS接口；所述第一低压差分信号LVDS接口和第二低压差分信号LVDS接口通过时钟线及数据线电性连接。

【技术特征摘要】

【专利技术属性】
技术研发人员：胡金高，孙敏，陈熙亮，周胡平，高由先，李为国，
申请(专利权)人：福州天虹电脑科技有限公司，
类型：发明
国别省市：福建;35