一种占空比校正电路制造技术

本发明专利技术属于信号处理技术领域，公开了一种占空比校正电路，包括：输入缓冲器，用于接收差分信号clka和clkb，通过设置共模电平实现差分信号的占空比的初步调整，并输出信号out1a和out1b；占空比调节电路，接收信号out1a和out1b，调整占空比，并输出信号out2ah和out2b；第一级CML转CMOS电路，接收信号out2a和out2b，放大和整形，输出信号out3a和out3b；占空比比较电路，接收信号out3a和out3b，将占空比误差放大积分，输出差分控制电压Vc+和Vc-，反馈控制占空比调节电路；占空比调节电路包括：差分放大器电路，对信号out1a和out1b进行放大，调节占空比，输出给下一级电路；补偿调节单元，接收反馈差分控制电压，输出电流补偿，调节输出信号out2a和out2b的共模电平，实现占空比反馈调节。本发明专利技术提升了校正精度和效率。

【技术实现步骤摘要】
一种占空比校正电路
本专利技术涉及信号处理
，特别涉及一种占空比校正电路。
技术介绍
随着无线通信、卫星定位、遥控遥测技术以及精密制导等现代高技术的广泛应用和不断发展，差分信号作为重要的信号载体，参与众多的信号传输系统。而差分信号的性能除了传统的时钟抖动外，时钟的占空比越来越成为影响高速集成电路性能的关键因素。目前，常用的占空比调节电路大体可以分为数字和模拟两个种类型。相比较而言,数字占空比调节电路由于需要延迟线间的匹配，要有复杂的控制逻辑单元，其校正精度存在离散性，从而不能获得精确的校正结果，而且数字调节电路大都使用驱动器和计数器等电路结构来实现，这使得整个系统的工作频率不能太高，从而限制了其在高频系统中的应用；传统的模拟校正电路采用开关电容，由于电荷泄露等原因降低了校正精度，而且也限制了工作频率。
技术实现思路
本专利技术所要解决的技术问题是提供一种能够提升占空比校正精度的电路。为解决上述技术问题，本专利技术提供了一种占空比校正电路,用于实时调整差分信号的占空比；包括：输入缓冲器，用于接收差分信号clka和clkb，通过设置共模电平实现差分信号的占空比的初步调整，并输出信号out1a和out1b；占空比调节电路，用于接收信号out1a和out1b，调整器占空比，并输出信号out2ah和out2b；第一级CML转CMOS电路，用于接收信号out2a和out2b,并对其摆幅进行放大和整形，输出信号out3a和out3b；占空比比较电路，接收信号out3a和out3b,提取占空比信息，将占空比误差放大积分，输出差分控制电压Vc+和Vc-，反馈控制所述占空比调节电路；其中，占空比调节电路包括：差分放大器电路，对信号out1a和out1b进行放大，调节占空比，输出给下一级电路；补偿调节单元，接收所述占空比比较电路输出的反馈差分控制电压，输出电流补偿，拉高或者降低占空比调节电路的输出信号out2a和out2b的共模电平，实现占空比反馈调节。进一步地，所述差分放大器电路包括：MOS管M1、MOS管M2、MOS管M5以及两个负载电阻R；所述MOS管M1的栅极接信号out1a，MOS管M2的栅极接信号out1b；所述MOS管M1和MOS管M2的源极与M5的漏极相连；所述MOS管M1和MOS管M2的漏极分别通过一个负载电阻R连接VDD；所述MOS管M1和MOS管M2的漏极分别连接所述补偿调节单元的输出端，构成所述差分放大器电路的输出端，所述MOS管M1的漏极输出信号out2b，所述MOS管M2的漏极out2a；所述MOS管M5的栅极连接偏置电压Vbias，源极接地。进一步地，所述补偿调节单元包括：MOS管M3、MOS管M4以及MOS管M6；所述MOS管M3和MOS管M4的源极与所述MOS管M6的漏极相连；所述MOS管M3的栅极连接所述占空比比较电路的差分控制电压Vc+，所述MOS管M3的漏极连接所述MOS管M1的漏极，输出信号out2b；所述MOS管M4的栅极连接所述占空比比较电路的差分控制电压VC-，所述MOS管M4的漏极连接所述MOS管M2的漏极，输出信号out2a；所述MOS管M6的栅极连接偏置电压Vbias，源极接地。进一步地，所述占空比比较电路包括:第一输入放大器电路，用于将第一级CML转CMOS电路的输出CMOS信号转换成CML电平信号；第二差分放大器电路，用于共模提取占空比的误差并放大积分，输送给下一级电路；RC滤波电路，将所述第二差分放大器电路的输出信号转化成差分控制电压，反馈给所述补偿单元，调节占空比。进一步地，所述第一输入放大器电路包括：MOS管M31、MOS管M32、MOS管M33以及两个负载电阻R1；所述MOS管M31和MOS管M32构成输入对管，将所述第一级CML转CMOS的输出信号out3a和out3b由CMOS信号转换为CML电平信号；其中，所述MOS管M31和MOS管M32的源极与所述MOS管M33的漏极相连；所述MOS管M31的栅极连接信号out3a，漏极通过一个所述负载电阻R1连接VDD，将信号out3a转换成CML电平信号Vcn-，由所述MOS管M31的漏极输出给所述第二差分放大器电路；所述MOS管M32的栅极连接信号out3b，漏极通过一个所述负载电阻R1连接VDD，将信号out3b转换成CML电平信号Vcn+，由所述MOS管M32的漏极输出给所述第二差分放大器电路；所述MOS管M33的栅极连接偏置电压Vbn，所述第一输入放大器电路提供尾电流，所述MOS管M33的源极接地。进一步地，所述第二差分放大器电路包括：MOS管M34、MOS管M35、MOS管M36、MOS管M37、MOS管M38、MOS管M39、MOS管M30以及CS电容；所述MOS管M39的栅极连接电平信号Vcn+，所述MOS管M30的栅极连接电平信号Vcn-，MOS管M39和MOS管M30源极与所述MOS管M34的漏极相连，所述MOS管M34连接偏置电压Vbn为所述第二差分放大器电路提供尾电流；所述MOS管M35、所述MOS管M36、所述MOS管M37以及所述MOS管M38构成负载，源极同时连接VDD，所述MOS管M35和所述MOS管M36的漏极与所述MOS管M39的漏极连接，所述MOS管M37和所述MOS管M38的漏极与所述MOS管M30的漏极连接，并且所述MOS管M36和所述MOS管M38的栅漏短接构成二极管负载，所述MOS管M35的栅极连接至所述MOS管M30的漏极，所述MOS管M37的栅极连接至所述MOS管M39的漏极，构成交叉耦合正反馈电路；所述MOS管M30的漏极和所述MOS管M39的漏极均分别通过一个CS电容接地构成共模提取电路，将占空比误差放大积分，输出给所述RC滤波电路。进一步地，所述RC滤波电路包括：两个低通滤波电路，将所述第二差分放大器电路的输出信号转换成差分控制电压Vc+和Vc-，反馈给所述占空比调节电路，调整输入信号的共模电压，实现占空比调节。进一步地，还包括：第二级CML转CMOS电路；所述第二级CML转CMOS电路接收所述第一级CML转CMOS电路的输出信号out3a和out3b,进行整形微调，输出信号outa和outb。本专利技术提供的占空比校正电路是一种闭环负反馈式结构的占空比校正电路，通过周期性连续的对信号的占空比进行比较和调节，提高校正的精度；同时本专利技术电路中的输入缓冲器、占空比调节、CML_CMOS电路模块都具有对占空比进行调节的能力，极大程度地改善了电路的校正能力和误差；通过占空比调整和比较电路的反馈控制，能够提升信号转化效率和精度，抑制温度偏移等干扰；同时本校正电路是一种高度对称的全模拟电路，电路结构简单，功耗低，降低了实现的复杂度，避免了数字电路翻转和时序紊乱所带来的影响；同时由于电路的对称性，可以保证电路对PVT等因素的抗干扰能力强，提高电路的稳定性，电路的鲁棒性好。附图说明图1为本专利技术实施例提供的占空比校正电路的结构示意图；图2为本专利技术实施例提供的输入缓冲器的结构示意图；图3为本专利技术实施例提供的占空比调节电路的结构示意图；图4为本专利技术实施例提供的CML转CMOS电路结构示意图；图5为本专利技术实施例提供的占空比比较电路结构示意图。具体实施方式参见图1和图3，本专利技术实施例本文档来自技高网...

【技术保护点】
一种占空比校正电路,用于实时调整差分信号的占空比；其特征在于，包括：输入缓冲器，用于接收差分信号clka和clkb，通过设置共模电平实现差分信号的占空比的初步调整，并输出信号out1a和out1b；占空比调节电路，用于接收信号out1a和out1b，调整器占空比，并输出信号out2a和out2b；第一级CML转CMOS电路，用于接收信号out2a和out2b,并对其摆幅进行放大和整形，输出信号out3a和out3b；占空比比较电路，接收信号out3a和out3b,提取占空比信息，将占空比误差放大积分，输出差分控制电压Vc+和Vc‑，反馈控制所述占空比调节电路；其中，占空比调节电路包括：差分放大器电路，对信号out1a和out1b进行放大，调节占空比，输出给下一级电路；补偿调节单元，接收所述占空比比较电路输出的反馈差分控制电压，输出电流补偿，拉高或者降低占空比调节电路的输出信号out2a和out2b的共模电平，实现占空比反馈调节。

【技术特征摘要】
1.一种占空比校正电路,用于实时调整差分信号的占空比；其特征在于，包括：输入缓冲器，用于接收差分信号clka和clkb，通过设置共模电平实现差分信号的占空比的初步调整，并输出信号out1a和out1b；占空比调节电路，用于接收信号out1a和out1b，调整器占空比，并输出信号out2a和out2b；第一级CML转CMOS电路，用于接收信号out2a和out2b,并对其摆幅进行放大和整形，输出信号out3a和out3b；占空比比较电路，接收信号out3a和out3b,提取占空比信息，将占空比误差放大积分，输出差分控制电压Vc+和Vc-，反馈控制所述占空比调节电路；其中，占空比调节电路包括：差分放大器电路，对信号out1a和out1b进行放大，调节占空比，输出给下一级电路；补偿调节单元，接收所述占空比比较电路输出的反馈差分控制电压，输出电流补偿，拉高或者降低占空比调节电路的输出信号out2a和out2b的共模电平，实现占空比反馈调节。2.如权利要求1所述的占空比校正电路,其特征在于，所述差分放大器电路包括：MOS管M1、MOS管M2、MOS管M5以及两个负载电阻R；所述MOS管M1的栅极接信号out1a，MOS管M2的栅极接信号out1b；所述MOS管M1和MOS管M2的源极与M5的漏极相连；所述MOS管M1的漏极通过一个负载电阻R连接VDD，所述MOS管M2的漏极通过另一个负载电阻R连接VDD；所述MOS管M1和MOS管M2的漏极分别连接所述补偿调节单元的输出端，构成所述差分放大器电路的输出端，所述MOS管M1的漏极输出信号out2b，所述MOS管M2的漏极out2a；所述MOS管M5的栅极连接偏置电压Vbias，源极接地。3.如权利要求2所述的占空比校正电路,其特征在于，所述补偿调节单元包括：MOS管M3、MOS管M4以及MOS管M6；所述MOS管M3和MOS管M4的源极与所述MOS管M6的漏极相连；所述MOS管M3的栅极连接所述占空比比较电路的差分控制电压Vc+，所述MOS管M3的漏极连接所述MOS管M1的漏极，输出信号out2b；所述MOS管M4的栅极连接所述占空比比较电路的差分控制电压VC-，所述MOS管M4的漏极连接所述MOS管M2的漏极，输出信号out2a；所述MOS管M6的栅极连接偏置电压Vbias，源极接地。4.如权利要求1所述的占空比校正电路,其特征在于，所述占空比比较电路包括:第一输入放大器电路，用于将第一级CML转CMOS电路的输出CMOS信号转换成CML电平信号；第二差分放大器电路，用于共模提取占空比的误差并放大积分，输送给下一级电路；RC滤波电路，将所述第二差分放大器电路的输出信号转化成差分控制电压，反馈给所述补偿调节单元，调节占空比。5.如权利要求4所述的占...

【专利技术属性】
技术研发人员：邱玉松，张锋，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：北京;11