一种基于低K材料和铜互连的MIM电容及其制备方法技术

本发明专利技术属于半导体集成电路制造技术领域，具体为一种基于低介电材料和铜互连结构的高性能金属-绝缘体-金属(MIM)电容及其制备方法。所公开的电容在集成电路后端工艺(铜互连)中形成，并且以TaN或TaN/Ta叠层为上下金属电极，以原子层淀积(ALD)的Al2O3/ZrO2/SiO2/ZrO2/Al2O3叠层为绝缘层。其中，两个Al2O3单层的厚度相等，两个ZrO2单层的厚度相等。该对称叠层结构的绝缘层设计有利于获得电容密度高、电容的电压线性度好、漏电流密度低的高性能MIM电容，是下一代射频和模拟/混合集成电路理想的候选方案。

【技术实现步骤摘要】
一种基于低K材料和铜互连的MIM电容及其制备方法
本专利技术属于半导体集成电路制造
，具体涉及一种与低介电（低K）材料和铜互连结构相兼容的高性能MIM电容及其制备方法。技术背景由于射频(RF)以及模拟/混合信号(AMS)集成电路对高电容密度的需求，高介电常数金属-绝缘体-金属(记为MIM)电容最近得到了广泛的研究[1-4]。然而，对于实际应用，在保持高电容密度的同时，高度的电容电压非线性度仍然是一个主要的问题[1,4]。特别地，二次项电容电压系数(α)被认为是评判MIM电容电压线性度的一个关键标准。最近，有报道表明通过采用具有正α值和负α值的不同介质层可以获得令人满意的α值[5-7]。然而，这些研究者都采用了多种设备和方法来制备MIM电容的绝缘介质层。这不仅增加了制造复杂度和成本，也引入高风险的污染和杂质。因此，非常有必要在同一淀积系统中制备所有的绝缘介质层。另一方面，因为原子层淀积(ALD)技术拥有各种各样的优势，比如低温制备工艺，优越的大面积薄膜均匀性以及精确的超薄厚度控制等，所以可以采用ALD方法制备高质量的绝缘介质[8]，从而确保较低的泄漏电流和较高的击穿电场。总之，为了满足高性能MIM电容的要求，非常有必要采用ALD技术来设计新的绝缘层结构。此外，由于MIM电容器已从前端(基于硅衬底)制造变为后端(铜互连层)制造，所以MIM电容器的制备要能与后端工艺兼容。参考文献[1]T.Ishikawa,D.Kodama,Y.Matsuietal.,"High-capacitanceCu/Ta2O5/CuMIMstructureforSoCapplicationsfeaturingaSingle-MaskAdd-onProcess,"inIEDMTech.Dig.,pp.940-942,2002.[2]H.Hu,C.Zhu,X.Yuetal.,"MIMCapacitorsUsingAtomic-Layer-DepositedHigh-k(HfO2)1-x(Al2O3)xDielectrics,"IEEEElectronDeviceLett.,vol.24,no.2,pp.60-62,2003.[3]Y.H.Wu,W.Y.Ou,C.C.Linetal.,"MIMCapacitorsWithCrystalline-TiO2/SiO2StackFeaturingHighCapacitanceDensityandLowVoltageCoefficien,"IEEEElectronDeviceLett,vol.33,no.1,pp.104-106,2012.[4]S.J.Ding,H.Hu,H.F.Limetal.,"High-performanceMIMcapacitorusingALDhigh-kHfO2-Al2O3laminatedielectrics,"IEEEElectronDeviceLett.,vol.24,no.12,pp.730-732,2003.[5]S.J.Kim,B.J.Cho,M.F.Lietal.,"ImprovementofVoltageLinearityinHigh-kMIMCapacitorsUsingHfO2-SiO2StackedDielectric,"IEEEElectronDeviceLett.,vol.25,no.8,pp.538-540,2004.[6]J.D.Chen,J.J.Yang,R.Wiseetal.,"PhysicalandElectricalCharacterizationofMetal-Insulator-MetalCapacitorsWithSm2O3andSm2O3/SiO2LaminatedDielectricsforAnalogCircuitApplications,"IEEE.Trans.ElectronDev.,vol.56,no.11,pp.2683-2691,2009.[7]S.D.Park,C.Park,D.C.Gilmeretal.,"BulkandInterfaceeffectsonvoltagelinearityofZrO2–SiO2multilayeredmetal-insulator-metalcapacitorsforanalogmixed-signalapplications,"Appl.Phys.Lett.,vol.95,no.2,p.022905,2009.[8]S.J.Ding,Y.J.Huang,Y.b.Lietal.,"Metal-insulator-metalcapacitorsusingatomic-layer-depositedAl2O3/HfO2/Al2O3sandwicheddielectricsforwirelesscommunications,"J.Vac.Sci.Technol.B.,vol.24,no.6,pp.2518-2522,2006.[9]TheInternationalTechnologyRoadmapforSemiconductors(ITRS)，2012.[10]T.H.Phung,D.K.Srinivasan,P.Steinmannetal.,"HighPerformanceMetal-Insulator-MetalCapacitorswithEr2O3onALDSiO2forRFApplications,"J.Electrochem.Soc.,vol.158,no.12,pp.H1289-H1292,2011.[11]I.S.Park,K.m.Ryu,J.Jeongetal.,"DielectricStackingEffectofAl2O3andHfO2inMetal-Insulator-MetalCapacitor,"IEEEElectronDeviceLett.,vol.34,no.1,pp.120-122,2013.。
技术实现思路
本专利技术的目的是提供一种基于低K材料和铜互连结构的MIM电容及其制备方法。本专利技术提出的MIM电容，处于CMOS制造工艺后端，采用TaN或TaN/Ta叠层作为上、下金属电极，以原子层淀积的方法制备的Al2O3/ZrO2/SiO2/ZrO2/Al2O3叠层介质，作为MIM电容器的绝缘体，Al2O3单层的厚度为1-3nm，ZrO2单层的厚度为5-10nm，SiO2单层的厚度为1-4nm。其中，与上、下金属电极相连的介质层均为Al2O3单层，ZrO2单层位于SiO2和Al2O3单层之间。在上述叠层介质中，两个Al2O3单层的厚度相等，两个ZrO2单层的厚度相等。本专利技术提出的MIM电容可以实现与低k材料铜互连工艺相兼容。本专利技术还提出的上述MIM电容第制备方法，具体步骤如下：(1)在低k材料表面采用单大马士革镶嵌工艺形成下层铜布线，该铜布线由扩散阻挡层和金属铜构成，其中扩散阻挡层是可以TaN或TaN/Ta叠层；(2)在下层铜布线表面生长一层蚀刻停止层,蚀刻停止层的材料可以选择SiN、SiC、SiON、SiOC和SiCN中的至少一种；(3)在上述蚀刻停止层的表面生长一层50-300nm的金属作为电容器的下电极，该下电极是TaN或TaN/Ta叠本文档来自技高网...

【技术保护点】
一种基于低介电材料和铜互连结构的金属‑绝缘体‑金属电容，其特征在于该电容在集成电路后端铜互连工艺中形成；采用TaN或TaN/Ta叠层作为上、下金属电极，以原子层淀积的方法制备的Al2O3/ZrO2/SiO2/ZrO2/Al2O3叠层介质，作为MIM电容器的绝缘体，Al2O3单层的厚度为1‑3 nm，ZrO2单层的厚度为5‑10 nm，SiO2单层的厚度为1‑4 nm；其中，与上、下金属电极相连的介质层均为Al2O3单层， ZrO2单层位于SiO2和Al2O3单层之间；在上述叠层介质中，两个Al2O3单层的厚度相等，两个ZrO2单层的厚度相等。

【技术特征摘要】
1.一种基于低介电材料和铜互连结构的金属-绝缘体-金属电容的制备方法，其特征在于该电容在集成电路后端铜互连工艺中形成；采用TaN或TaN/Ta叠层作为上、下金属电极，以原子层淀积的方法制备的Al2O3/ZrO2/SiO2/ZrO2/Al2O3叠层介质，作为MIM电容器的绝缘体，Al2O3单层的厚度为1-3nm，ZrO2单层的厚度为5-10nm，SiO2单层的厚度为1-4nm；其中，与上、下金属电极相连的介质层均为Al2O3单层，ZrO2单层位于SiO2和Al2O3单层之间；在上述叠层介质中，两个Al2O3单层的厚度相等，两个ZrO2单层的厚度相等；具体步骤如下：（1）在低k材料表面采用单大马士革镶嵌工艺形成下层铜布线，该铜布线由扩散阻挡层和金属铜构成，其中扩散阻挡层材料是TaN或TaN/Ta叠层；（2）在下层铜布线表面生长一层蚀刻停止层,蚀刻停止层的材料选择SiN、SiC、SiON、SiOC和SiCN中的至少一种...

【专利技术属性】
技术研发人员：丁士进，朱宝，张秋香，
申请(专利权)人：复旦大学，
类型：发明
国别省市：上海;31