像素阵列基板制造技术

本发明专利技术公开了一种像素阵列基板，包括基板、设置于基板上的薄膜晶体管、第一绝缘层、共用电极、第二绝缘层以及像素电极。薄膜晶体管包含有栅极、源极以及漏极。第一绝缘层覆盖于薄膜晶体管与基板上，且具有第一开口，曝露出漏极，其中第一绝缘层的厚度介于1微米与5微米之间，且介电常数介于2法拉/米与5法拉/米之间。共用电极设置于第一绝缘层上。第二绝缘层覆盖于第一绝缘层与共用电极上，且具有第二开口，曝露出第一开口。像素电极设置于第二绝缘层上，并通过第一开口与第二开口与漏极电性连接。

【技术实现步骤摘要】
【专利摘要】本专利技术公开了一种像素阵列基板，包括基板、设置于基板上的薄膜晶体管、第一绝缘层、共用电极、第二绝缘层以及像素电极。薄膜晶体管包含有栅极、源极以及漏极。第一绝缘层覆盖于薄膜晶体管与基板上，且具有第一开口，曝露出漏极，其中第一绝缘层的厚度介于1微米与5微米之间，且介电常数介于2法拉/米与5法拉/米之间。共用电极设置于第一绝缘层上。第二绝缘层覆盖于第一绝缘层与共用电极上，且具有第二开口，曝露出第一开口。像素电极设置于第二绝缘层上，并通过第一开口与第二开口与漏极电性连接。【专利说明】 像素阵列基板
本专利技术是涉及一种像素阵列基板，特别是涉及一种具有提升像素开口率的像素阵列基板。
技术介绍
液晶显示面板具有外型轻薄、耗电量少以及无辐射污染等特性，已被广泛地应用在笔记本计算机(notebook)、个人数码助理(PDA)等携带式信息产品上，并且已逐渐取代传统桌上型计算机之阴极射线管监视器。 现有液晶显示面板是由彩色滤光片基板、像素阵列基板以及液晶层所构成，且液晶层设置于彩色滤光片基板与像素阵列基板之间，并通过调整液晶层的液晶分子的旋转方向来控制像素的亮暗。请参考图1，图1所示为现有的像素阵列基板的剖视示意图。如图1所示，像素阵列基板10包括基板12、薄膜晶体管14、共用线16、保护层18、平坦层20以及像素电极22。薄膜晶体管14设置于基板12上，且包含有栅极14a、源极14b、漏极14c以及通道层14d。共用线16设置于基板12上。保护层18覆盖于薄膜晶体管14与基板12上，且具有开口 18a，曝露出漏极14c。平坦层20覆盖于保护层18上，且具有开口 20a，对应开口 18a，以曝露出漏极14c。像素电极22设置于平坦层20上，并通过开口 18a、20a与漏极14c电性连接。并且，共用线16与像素电极22重叠，使共用线16、像素电极22、保护层18与平坦层20构成储存电容。 然而，现有像素阵列基板10的共用线16是由金属材料所构成，因此共用线16的设置会遮蔽部分像素电极22，而影响像素的开口率。并且，当像素电极22接近薄膜晶体管14、数据线或扫描线时，像素电极22与薄膜晶体管14、数据线或扫描线之间会产生电容耦合效应，进而影响画面的显示，且限制了像素阵列基板10的开口率。 因此，在液晶显示面板的分辨率增加的趋势下，提升像素阵列基板的开口率实为业界努力的目标。
技术实现思路
本专利技术的主要目的之一在于提供一种像素阵列基板，以提升像素阵列基板的开口率。 为达上述的目的，本专利技术提供一种像素阵列基板，包括一基板、多个薄膜晶体管、一第一绝缘层、一共用电极、一第二绝缘层以及多个像素电极。薄膜晶体管设置于基板上，且各薄膜晶体管包含有一漏极。第一绝缘层覆盖于薄膜晶体管与基板上，且第一绝缘层具有多个第一开口，分别曝露出各漏极，其中第一绝缘层具有一厚度，介于I微米与5微米之间。共用电极设置于第一绝缘层上。第二绝缘层覆盖于第一绝缘层与共用电极上，且第二绝缘层具有多个第二开口，曝露出各第一开口。像素电极设置于第二绝缘层上，并分别通过各第一开口与各第二开口与各漏极电性连接。 本专利技术的像素阵列基板利用共用电极设置于像素电极与薄膜晶体管、扫描线以及数据线之间，以遮蔽像素电极与薄膜晶体管、扫描线以及数据线之间的电容耦合效应，使得像素电极与薄膜晶体管、数据线与扫描线的其中至少一者在平行基板的方向上的间距可被缩小，进而可提升开口率。 【专利附图】【附图说明】 图1所示为现有的像素阵列基板的剖视图。 图2所示为本专利技术一实施例的像素阵列基板的仰视图。 图3所示为图2沿着剖视线A-A’的剖视图。图4所示为本专利技术一实施例的液晶显示面板的剖视图。 其中，附图标记说明如下: 10 像素阵列基板12基板 14 薄膜晶体管14a栅极 14b 源极14c漏极 14d 通道层16共用线 18 保护层18a开口 20 平坦层20a开口 22 像素电极100像素阵列基板 102 扫描线104数据线 106 薄膜晶体管106a栅极 106b 源极106c漏极 106d 栅极绝缘层106e通道层 106f 欧姆接触层108第一共用电极 108a 第三开口110像素电极 112 像素区域114第一基板 116 第一绝缘层116a第一开口 118 第二绝缘层118a第二开口 200 液晶显示面板202彩色滤光片基板 204 液晶层206间隙物 208 第二基板210黑色矩阵层 210a 第四开口212彩色滤光片层 214 第二共用电极T厚度 【具体实施方式】 请参考图2与图3，图2所示为本专利技术一实施例的像素阵列基板的仰视图，图3所示为图2沿着剖视线A-A’的剖视图。如图2所示，像素阵列基板100包括多条扫描线102、多条数据线104、多个薄膜晶体管106、一第一共用电极108以及多个像素电极110。数据线104与扫描线102交错，使任两相邻的数据线104与任两相邻的扫描线102围绕出一像素区域112，且像素区域112是呈一阵列排列。各薄膜晶体管106分别设置于对应各像素区域112，且各薄膜晶体管106包含有一栅极106a、一源极106b以及一漏极106c。并且，栅极106a电性连接到相对应的扫描线102，且源极106b电性连接到相对应的数据线104。于本实施例中，位于同一行的栅极106a是由同一条的扫描线102延伸出，因此同一行的栅极106a是电性连接到同一条扫描线102，而位于不同行的栅极106a电性连接到不同条扫描线102。位于同一列的源极106b是由同一条的数据线104延伸出，因此同一列的源极106b是电性连接到同一条数据线104，而位于同列的源极106b电性连接到不同条数据线104。但本专利技术并不限于此结构。 再者，第一共用电极108可与薄膜晶体管106、数据线104或扫描线102重叠，以用于遮蔽薄膜晶体管106、数据线104或扫描线102与设置于第一共用电极108上的电极或导线之间的电容耦合效应，且可降低薄膜晶体管106、数据线104或扫描线102与设置于第一共用电极108上的电极或导线在平行第一基板的方向上的间距。 在本实施例中，第一共用电极108是同时与薄膜晶体管106、数据线104与扫描线102重叠，但本专利技术不限于此。于本专利技术的变化实施例中，第一共用电极也可仅与薄膜晶体管、数据线或扫描线重叠，或者，与薄膜晶体管、数据线与扫描线的其中两者重叠。另外，各像素电极110设置于各像素区域112内，并分别电性连接到各薄膜晶体管106的各漏极106c，且各像素电极110与第一共用电极108电性绝缘。 为了详细说明本实施例的像素阵列基板，以下以单一像素区域的结构来作说明，但本专利技术并不以此为限。如图2与图3所示，像素阵列基板100还包括一第一基板114、一第一绝缘层116以及一第二绝缘层118。并且，栅极106a设置于第一基板114上，且可通过图案化一第一金属层Ml所构成。在本实施例中，扫描线102也可与栅极106a由同一第一金属层Ml所形成，而设置于第一基板114上，但不限于此。另外，各薄膜晶体管106设置于第一基板114上，且还包括一栅极绝缘层106d、本文档来自技高网...

【技术保护点】
一种像素阵列基板，其特征在于，包括：一基板；多个薄膜晶体管，分别设置于所述基板上，且各所述薄膜晶体管包含有一漏极；一第一绝缘层，覆盖于所述薄膜晶体管与所述基板上，且所述第一绝缘层具有多个第一开口，分别曝露出各所述漏极；一共用电极，设置于所述第一绝缘层上；一第二绝缘层，覆盖于所述第一绝缘层与所述共用电极上，且所述第二绝缘层具有多个第二开口，曝露出各所述第一开口；以及多个像素电极，设置于所述第二绝缘层上，并分别通过各所述第一开口与各所述第二开口与各所述漏极电性连接；其中，所述第一绝缘层具有一厚度，介于1微米与5微米之间。

【技术特征摘要】

【专利技术属性】
技术研发人员：胡宪堂，唐大庆，任珂锐，赖瑞麒，
申请(专利权)人：瀚宇彩晶股份有限公司，
类型：发明
国别省市：中国台湾;71