栅极移位寄存器及使用其的显示装置制造方法及图纸

本发明专利技术涉及一种栅极移位寄存器及使用它的显示装置，所述栅极移位寄存器包括：多个级，所述多个级接收多个时钟，以产生栅极输出信号，其中彼此从属地连接的所述级的第n级包括：输出第n栅极输出信号的输出节点；上拉TFT，所述上拉TFT根据Q节点的电位在具有第n相位的时钟的输入端与输出节点之间开关电流；下拉TFT，所述下拉TFT根据QB节点的电位在低电位电压的输入端与输出节点之间开关电流；和BTS补偿单元，紧跟在所述第n级被复位后直到就在下一帧中所述第n级被置位前为止，所述BTS补偿单元以低电位电平将QB节点周期性放电。

【技术实现步骤摘要】
栅极移位寄存器及使用其的显示装置
本专利技术涉及一种栅极移位寄存器及使用其的显示装置。
技术介绍
近年来，已开发了各种平板显示器（FPD）并投入市场。通常，平板显示器的扫描驱动电路使用栅极移位寄存器顺序地向扫描线提供扫描脉冲。扫描驱动电路的栅极移位寄存器设置有包括多个薄膜晶体管（下文称作“TFT”）的级。所述级从属地连接（级联连接），以依次产生输出。每级包括控制上拉TFT（上拉薄膜晶体管）的Q节点和控制下拉TFT（下来薄膜晶体管）的Qbar（QB）节点。此外，每级包括响应于从前级输入的起始信号、从后级输入的复位信号和时钟信号将Q节点和QB节点的电压相反地充电和放电的开关TFT。每级通过如图1的驱动时序进行操作。参照图1，该级响应于起始信号，将Q节点充电，然后当输入时钟信号CLK，以导通上拉晶体管时，自举Q节点的电位。因此，时钟信号CLK作为栅极输出信号Vg被输出。随后，该级响应于复位信号，将Q节点的电位从充电电平（例如高电位电平）降至放电电平（例如低电位电平），然后在大约一个帧周期期间将Q节点的电位保持在低电位电平。QB节点与Q节点被相反地充电和放电。就是说，当Q节点具有高电位电平时，QB节点具有低电位电平。当Q节点保持在低电位电平时，QB节点保持在高电位电平VH。QB节点在一帧的大部分都保持在高电位电平VH。因此，在根据QB节点的电位进行开关的TFT（下拉TFT和一些开关TFT）的栅极电极中建立了正偏置应力（之后称为“PBTS”）。PBTS与驱动时间的流逝成比例，从而劣化了相应的TFT。TFT的阈值电压与建立的PBTS的量成比例地在正（+）方向上漂移。相反，TFT的阈值电压与建立的NBTS（负偏置应力）的量成比例地在负（-）方向上漂移。同时，作为TFT公知的是包括由非晶硅材料形成的半导体层的a-Si:HTFT，和包括由多晶硅材料形成的半导体层的多晶硅TFT。当前，经常使用氧化物TFT，氧化物TFT具有诸如产量和工艺简单这样的优点。氧化物TFT包括金属氧化物半导体层，从而具有比a-Si:HTFT高20到30倍的电子迁移率。在使用a-Si:HTFT的扫描驱动电路中，如图2中所示，交替地驱动分别与两个QB节点QB1和QB2连接的两个下拉TFTTpd1和Tpd2，以降低TFT的劣化并提高电路的可靠性。然而，在使用氧化物TFT的扫描驱动电路中，即使应用图2的结构，也不能提高电路的可靠性。原因是因为在空闲（idle）驱动周期期间，与NBTS状态的a-Si:HTFT相比，氧化物TFT具有阈值电压的非常小的负（-）漂移量，因而很难将由PBTS导致的阈值电压漂移恢复到初始状态。氧化物TFT的BTS（偏置应力）特性优于a-Si:HTFT。然而，就通过交替驱动的恢复特性而言，氧化物TFT较差。因此，扫描驱动电路的可靠性降低。当通过使用a-Si:HTFT组成图2时，如图3a中所示，即使驱动时间流逝，TFT的阈值电压仍保持在恒定值（钳位电压饱和）。相反，当通过使用氧化物TFT组成图2时，如图3b中所示，根据驱动时间的流逝，TFT的阈值电压在正（+）方向上漂移（钳位电压不饱和）。
技术实现思路
本专利技术致力于提供一种减小根据QB节点的电位进行开关的TFT的栅极偏置应力，以增加扫描驱动电路的寿命的栅极移位寄存器及使用其的显示装置。本专利技术的典型实施方式提供了一种栅极移位寄存器，包括：多个级，所述多个级接收相位被依次移位的多个时钟，以产生栅极输出信号。彼此从属地连接的所述级的第n级可包括：输出所述栅极输出信号中的第n栅极输出信号的第一输出节点。第一上拉TFT根据第一Q节点的电位在所述时钟之中具有第n相位的时钟的输入端与所述第一输出节点之间开关电流。第1-1下拉TFT根据与所述第一Q节点不同地充电和放电的第一QB节点的电位在低电位电压的输入端与所述第一输出节点之间开关所述电流。第1-1开关TFT通过根据具有领先于所述第n栅极输出信号的相位的相位的第一起始信号将第一高电位电压的输入端连接到所述第一Q节点，以高电位电平将所述第一Q节点充电。第2-1开关TFT根据所述第一Q节点的电位以低电位电平将所述第一QB节点放电。第3-1开关TFT根据具有落后于所述第n栅极输出信号的相位的相位的复位信号以所述低电位电平将所述第一Q节点放电。第4-1开关TFT根据所述第一QB节点的电位以所述低电位电平将所述第一Q节点放电。紧跟在所述第n级被复位后直到就在下一帧中所述第n级被置位前为止，第一BTS补偿单元以所述低电位电平将所述第一QB节点周期性放电。附图说明附图提供对本专利技术的进一步理解并且并入说明书而组成说明书的一部分。所述附图示出本专利技术的示范性的实施方式，并且与说明书文字一起用于解释本专利技术的原理。在附图中：图1是组成栅极移位寄存器的单元级的一般驱动时序图；图2是示意性示出交替驱动两个QB节点的公知级结构的视图；图3a是示出使用a-Si:HTFT的扫描驱动电路的可靠性特性的视图；图3b是示出使用氧化物TFT的扫描驱动电路的可靠性特性的视图；图4是示意性示出根据本专利技术示例性实施方式的栅极移位寄存器的组成的视图；图5是示出图4中所示级的第n级的组成的视图；图6是示出图5中所示的第n级的操作波形的视图；图7是示出图4中所示级的第n级的另一组成的视图；图8是示出图7中所示的第n级的操作波形的视图；图9是示出图4中所示级的第n级的另一组成的视图；图10是示出图9中所示的第n级的操作波形的视图；图11是示意性示出根据本专利技术另一示例性实施方式的栅极移位寄存器的组成的视图；图12是示出图11中所示级的第n级的组成的视图；图13是示出图12中所示的第n级的操作波形的视图；图14是示出图11中所示级的第n级的另一组成的视图；图15是示出图14中所示的第n级的操作波形的视图；图16是示出图11中所示级的第n级的另一组成的视图；图17是示出图16中所示的第n级的操作波形的视图；图18和19是示出一部分的示例性实施方式的模拟结果的波形图；和图20示意性示出了根据本专利技术示例性实施方式的示出装置。具体实施方式下文，将参照附图详细描述本专利技术的示例性实施方式，在整个说明书中，相同的标记表示基本相同的组件。在下面的描述中，如果确定与本专利技术相关的公知功能或构造的详细描述会使本专利技术的主题不清晰，则省略该详细描述。考虑到便于说明书的撰写，选择了在下面的描述中使用的组件的名称，这些名称可能不同于实际产品中的名称。在下面的描述中，术语“前级”表示位于作为参考的级的上部的级，从而该级产生具有领先于从参考级输出的参考栅极输出信号的相位的相位的栅极输出信号。此外，术语“后级”表示位于作为参考的级下部的级，从而该级产生具有落后于从参考级输出的参考栅极输出信号的相位的相位的栅极输出信号。在下面的描述中，优选通过氧化物TFT实现组成本专利技术的栅极移位寄存器的TFT。然而，本专利技术的技术精神并不限于此，自然可应用于LTPS工艺的a-Si:HTFT和多晶硅TFT。图4是示意性示出根据本专利技术示例性实施方式的栅极移位寄存器的组成的视图。参照图4，根据本专利技术该示例性实施方式的栅极移位寄存器设置有从属地连接的多个级STG1到STG4，…。级STG1到STG4，…每一个都设置有产生栅极输出信号Vg1到Vg4，…的输出通道。栅极本文档来自技高网...

【技术保护点】
一种栅极移位寄存器，包括：多个级，所述多个级接收相位被依次移位的多个时钟，以产生栅极输出信号，其中彼此从属地连接的所述级的第n级包括：输出所述栅极输出信号中的第n栅极输出信号的第一输出节点；第一上拉薄膜晶体管，根据第一Q节点的电位，在所述时钟之中具有第n相位的时钟的输入端与第一输出节点之间开关电流；第1‑1下拉薄膜晶体管，根据与第一Q节点不同地充电和放电的第一QB节点的电位，在低电位电压的输入端与第一输出节点之间开关电流；第1‑1开关薄膜晶体管，通过根据具有领先于第n栅极输出信号的相位的相位的第一起始信号将第一高电位电压的输入端连接到第一Q节点，以高电位电平将第一Q节点充电；第2‑1开关薄膜晶体管，根据第一Q节点的电位以低电位电平将第一QB节点放电；第3‑1开关薄膜晶体管，根据具有落后于第n栅极输出信号的相位的相位的复位信号以低电位电平将第一Q节点放电；第4‑1开关薄膜晶体管，根据第一QB节点的电位以低电位电平将第一Q节点放电；和第一偏置应力补偿单元，紧跟在第n级被复位后直到就在下一帧中第n级被置位前为止，所述第一偏置应力补偿单元以低电位电平将第一QB节点周期性放电。

【技术特征摘要】
2013.04.30 KR 10-2013-00483871.一种栅极移位寄存器，包括：多个级，每个级接收相位重叠并被依次移位的多个栅极移位时钟；其中所述多个时钟的第一栅极移位时钟在相应级处产生栅极输出信号；和其中彼此从属地连接的所述级的第n级包括：输出所述栅极输出信号中的第n栅极输出信号的第一输出节点；第一上拉薄膜晶体管，根据第一Q节点的电位，在所述时钟之中具有第n相位的时钟的输入端与第一输出节点之间开关电流；第1-1下拉薄膜晶体管，根据与第一Q节点不同地充电和放电的第一QB节点的电位，在低电位电压的输入端与第一输出节点之间开关电流；第1-1开关薄膜晶体管，通过根据具有领先于第n栅极输出信号的相位的相位的第一起始信号将第一高电位电压的输入端连接到第一Q节点，以高电位电平将第一Q节点充电；第2-1开关薄膜晶体管，根据第一Q节点的电位以低电位电平将第一QB节点放电；第3-1开关薄膜晶体管，根据具有落后于第n栅极输出信号的相位的相位的复位信号以低电位电平将第一Q节点放电；第4-1开关薄膜晶体管，根据第一QB节点的电位以低电位电平将第一Q节点放电；和第一偏置应力补偿单元，紧跟在第n级被复位后直到就在下一帧中第n级被置位前为止，所述第一偏置应力补偿单元以低电位电平将第一QB节点周期性放电；其中所述第一偏置应力补偿单元包括根据放电控制信号进行开关，从而以低电位电平将第一QB节点放电的第五开关薄膜晶体管，所述放电控制信号是所述时钟之中具有第n+1相位的第二栅极移位时钟；其中所述第一偏置应力补偿单元进一步包括根据放电控制信号进行开关，从而将第一输出节点连接到低电位电压的输入端的第六开关薄膜晶体管；其中所述第一栅极移位时钟与所述第n栅极输出信号同步，和其中所述第二栅极移位时钟的相位相对于所述第一栅极移位时钟的相位延迟。2.一种栅极移位寄存器，包括：多个级，所述多个级接收相位被依次移位的多个时钟，以产生栅极输出信号，其中彼此从属地连接的所述级的第n级包括：输出所述栅极输出信号中的第n栅极输出信号的第一输出节点；第一上拉薄膜晶体管，根据第一Q节点的电位，在所述时钟之中具有第n相位的时钟的输入端与第一输出节点之间开关电流；第1-1下拉薄膜晶体管，根据与第一Q节点不同地充电和放电的第一QB节点的电位，在低电位电压的输入端与第一输出节点之间开关电流；第1-1开关薄膜晶体管，通过根据具有领先于第n栅极输出信号的相位的相位的第一起始信号将第一高电位电压的输入端连接到第一Q节点，以高电位电平将第一Q节点充电；第2-1开关薄膜晶体管，根据第一Q节点的电位以低电位电平将第一QB节点放电；第3-1开关薄膜晶体管，根据具有落后于第n栅极输出信号的相位的相位的复位信号以低电位电平将第一Q节点放电；第4-1开关薄膜晶体管，根据第一QB节点的电位以低电位电平将第一Q节点放电；和第一偏置应力补偿单元，紧跟在第n级被复位后直到就在下一帧中第n级被置位前为止，所述第一偏置应力补偿单元以低电位电平将第一QB节点周期性放电；其中所述第一偏置应力补偿单元包括根据第一放电控制信号进行开关，从而将第一QB节点连接到低电位电压的输入端的第5-1开关薄膜晶体管；和根据第二放电控制信号进行开关，从而将第一QB节点连接到低电位电压的输入端的第5-2开关薄膜晶体管，所述第一放电控制信号被选择为单独的第一辅助时钟，所述第一辅助时钟与时钟之中具有第n+1相位的时钟的一部分重叠，所述第二放电控制信号被选择为单独的第二辅助时钟，所述第二辅助时钟与具有第n+1相位的时钟的其余部分重叠，所述第一辅助时钟和第二辅助时钟每一个的导通占空比设定为每个时钟的导通占空比的1/2。3.根据权利要求2所述的栅极移位寄存器，其中所述第一偏置应力补偿单元进一步包括根据第一放电控制信号进行开关，从而将第一输出节点连接到低电位电压的输入端的第6-1开关薄膜晶体管；和根据第二放电控制信号进行开关，从而将第一输出节点连接到低电位电压的输入端的第6-2开关薄膜晶体管。4.一种栅极移位寄存器，包括：多个级，所述多个级接收相位被依次移位的多个时钟，以产生栅极输出信号，其中彼此从属地连接的所述级的第n级包括：输出所述栅极输出信号中的第n栅极输出信号的第一输出节点；第一上拉薄膜晶体管，根据第一Q节点的电位，在所述时钟之中具有第n相位的时钟的输入端与第一输出节点之间开关电流；第1-1下拉薄膜晶体管，根据与第一Q节点不同地充电和放电的第一QB节点的电位，在低电位电压的输入端与第一输出节点之间开关电流；第1-1开关薄膜晶体管，通过根据具有领先于第n栅极输出信号的相位的相位的第一起始信号将第一高电位电压的输入端连接到第一Q节点，以高电位电平将第一Q节点充电；第2-1开关薄膜晶体管，根据第一Q节点的电位以低电位电平将第一QB节点放电；第3-1开关薄膜晶体管，根据具有落后于第n栅极输出信号的相位的相位的复位信号以低电位电平将第一Q节点放电；第4-1开关薄膜晶体管，根据第一QB节点的电位以低电位电平将第一Q节点放电；和第一偏置应力补偿单元，紧跟在第n级被复位后直到就在下一帧中第n级被置位前为止，所述第一偏置应力补偿单元以低电位电平将第一QB节点周期性放电；其中所述第n级进一步包括：第1-2下拉薄膜晶体管，根据与第一QB节点交替驱动的第二QB节点的电位，在低电位电压的输入端与第一输出节点之间开关电流；和第4-2开关薄膜晶体管，根据第二QB节点的电位以低电位电平将第一Q节点放电，所述级中的第n+1级包括：输出所述栅极输出信号中的第n+1栅极输出信号的第二输出节点；第二上拉薄膜晶体管，根据第二Q节点的电位在所述时钟之中具有第n+1相位的时钟的输入端与第二输出节点之间开关电流；第2-1下拉薄膜晶体管，根据第一QB节点的电位在低电位电压的输入端与第二输出节点之间开关电流；第2-2下拉薄膜晶体管，根据第二QB节点的电位在低电位电压的输入端与第二输出节点之间开关电流；第1-2开关薄膜晶体管，通过根据具有领先于第n+1栅极输出信号的相位并落后于第一起始信号的相位的相位的第二起始信号，将第一高电位电压的输入端连接到第二Q节点，从而以高电位电平将第二节点充电；第2-2开关薄膜晶体管，根据第二Q节点的电位以低电位电平将第二QB节点放电；第3-2开关薄膜晶体管，根据具有落后于第n+1栅极输出信号的相位的相位的复位信号，以低电位电平将第二Q节点放电；第4-3开关薄膜晶体管，根据第一QB节点的电位以低电位电平将第二Q节点放电；第4-4开关薄膜晶体管，根据第二QB节点的电位以低电位电平将第二Q节点放电；和第二偏置应力补偿单元，紧跟在第n+1级被复位后直到就在下一帧中第n+1级被置位前为止，所述第二偏置应力补偿单元以低电位电平将第二QB节点周期性放电，所述第n级和第n+1级彼此共享第一QB节点且也彼此共享第二QB节点，所述第一QB节点和第二QB节点以预定周期为循环被交替空闲地驱动，被空闲地驱动的QB节点持续保持在低电位电平；其中所述第一偏置应力补偿单元包括根据放电控制信号进行开关，从而将第一QB节点连接到低电位电压的输入端的第5-1开关薄膜晶体管，所述第二偏置应力补偿单元包括根据放电控制信号进行开关，从而将第二QB节点连接到低电位电压的输入端的第5-2开关薄膜晶体管，所述放电控制信号被选择为所述时钟之中具有第n+1相位的时钟，所述第一偏置应力补偿单元和第二偏置应力补偿单元以预定周期为循环被交替驱动。5.根据权利要求4所述的栅极移位寄存器，其中所述第一偏置应力补偿单元进一步包括根据放电控制信号进行开关，从而将第一输出节点连接到低电位电压的输入端的第6-1开关薄膜晶体管，所述第二偏置应力补偿单元进一步包括根据放电控制信号进行开关，从而将第二输出节点连接到低电位电压的输入端的第6-2开关薄膜晶体管。6.一种栅极移位寄存器，包括：多个级，所述多个级接收相位被依次移位的多个时钟，以产生栅极输出信号，其中彼此从属地连接的所述级的第n级包括：输出所述栅极输出信号中的第n栅极输出信号的第一输出节点；第一上拉薄膜晶体管，根据第一Q节点的电位，在所述时钟之...

【专利技术属性】
技术研发人员：赵成炫，孔忠植，张成旭，
申请(专利权)人：乐金显示有限公司，
类型：发明
国别省市：韩国;KR