移位暂存装置及其电压调整装置制造方法及图纸

本发明专利技术提供一种移位暂存装置，其包括多个相互串接的移位暂存单元。第N级的移位暂存单元包括输出驱动电路、电容、上拉电路、下拉电路及辅助下拉电路。上拉电路依据上拉控制信号及N-P级输出信号以拉高驱动信号的电压电位。下拉电路依据下拉控制信号以稳定驱动信号及输出信号的电压电位。辅助下拉电路依据N+Z级输出信号以拉低驱动信号及输出端的电压。上拉电路、下拉电路以及辅助下拉电路的至少其中之一包括电压调整单元。电压调整单元包括双栅极薄膜晶体管、另一电容以及预充电开关。预充电开关依据N-P级时序信号或上拉控制信号以导通或断开。

【技术实现步骤摘要】
【专利摘要】本专利技术提供一种移位暂存装置，其包括多个相互串接的移位暂存单元。第N级的移位暂存单元包括输出驱动电路、电容、上拉电路、下拉电路及辅助下拉电路。上拉电路依据上拉控制信号及N-P级输出信号以拉高驱动信号的电压电位。下拉电路依据下拉控制信号以稳定驱动信号及输出信号的电压电位。辅助下拉电路依据N+Z级输出信号以拉低驱动信号及输出端的电压。上拉电路、下拉电路以及辅助下拉电路的至少其中之一包括电压调整单元。电压调整单元包括双栅极薄膜晶体管、另一电容以及预充电开关。预充电开关依据N-P级时序信号或上拉控制信号以导通或断开。【专利说明】移位暂存装置及其电压调整装置 【
】 本专利技术是有关于一种移位暂存装置及其电压调整装置，且特别是有关于一种可降 低漏电流的移位暂存装置及其电压调整装置。 【
技术介绍
】 目前栅极驱动电路结构（gate driver on array ;G0A)显示器多由薄膜晶体管 (thin film transistor ;TFT)所构成。其中，栅极驱动电路结构等效上为移位寄存器。 由于薄膜晶体管的元件特性，当薄膜晶体管的漏极与源极间受到较大偏压VDS 时，漏电流将对应增加，而可能导致栅极驱动电路结构的输出发生异常。为了改善此现象， 已知的栅极驱动电路使用双栅薄膜晶体管（double-gate thin-film transistor)中串接的 两个薄膜晶体管来均分电路运作时可能承受的较大偏压VDS，借以减少漏电流。其中，这两 个薄膜晶体管的控制端彼此相连，且其中一个薄膜晶体管以其源极与另一个薄膜晶体管的 漏极相连，而此连接点（以下以第三端称之）在双栅薄膜晶体管关闭时为浮接。然而，由于 第三端的电压电位往往为未知，故从图1可看出，第三端的波形F1明显低于驱动端的波形 Q1。换言之，已知的栅极驱动电路其抑制漏电流的效果仍有限。 【
技术实现思路
】 本专利技术提供一种移位暂存装置与其电压调整装置，可改善漏电流的问题而具有较 佳的稳定性。 本专利技术提出的移位暂存装置包括多数个移位暂存单元，且所述移位暂存单元相互 串连耦接。其中第N级的移位暂存单元包括输出驱动电路、第一电容、上拉电路、下拉电路 以及辅助下拉电路。输出驱动电路耦接至输出端以及驱动端，输出驱动电路由驱动端接收 驱动信号，并依据驱动信号及时序信号以产生输出信号。第一电容f禹接在输出端以及驱动 端间。上拉电路其一端耦接至驱动端，其另一端接收N-P级输出信号。上拉电路依据上拉 控制信号及N-P级输出信号以产生驱动信号。下拉电路耦接在驱动端、输出端以及参考接 地端间，并依据下拉控制信号以稳定驱动信号及输出信号上的电压电位。辅助下拉电路耦 接至驱动端、输出端以及参考接地端间，依据N+Z级输出信号以拉低驱动信号及输出端上 的电压。其中，上拉电路、下拉电路以及辅助下拉电路的至少其中之一包括电压调整单元， 且电压调整单元包括双栅极薄膜晶体管、第二电容以及预充电开关。双栅极薄膜晶体管具 有第一控制端、第二控制端、第一端、第二端以及第三端，双栅极薄膜晶体管的第一控制端 与第二控制端共同耦接至N+Z级输出信号、下拉控制信号或上拉控制信号，双栅极薄膜晶 体管的第一端耦接至驱动端，且其第二端耦接至参考接地端或N-P级输出信号。第二电容 的第一端耦接至双栅极薄膜晶体管的第三端，且第二电容的第二端耦接至输出端。预充电 开关的第一端接收N-P级时序信号，且其第二端耦接至双栅极薄膜晶体管的第三端，预充 电开关的控制端耦接至N-P级时序信号或上拉控制信号以导通或断开。其中，N、P、Z为正 整数且P小于N。 本专利技术另提出的移位暂存装置包括多数个移位暂存单元，且所述移位暂存单元相 互串连耦接。其中第N级的移位暂存单元包括输出驱动电路、第一电容、上拉电路、下拉电 路以及辅助下拉电路。输出驱动电路耦接至输出端以及驱动端，输出驱动电路由驱动端接 收驱动信号，并依据驱动信号及时序信号以产生输出信号。第一电容耦接在输出端以及驱 动端间。上拉电路其一端耦接至驱动端，其另一端接收N-P级输出信号。上拉电路依据上 拉控制信号及N-P级输出信号以产生驱动信号。下拉电路耦接在驱动端、输出端以及参考 接地端间，并依据下拉控制信号以拉低驱动信号及输出信号上的电压电位。辅助下拉电路 耦接至驱动端、输出端以及参考接地端间，依据N+Z级输出信号以拉低驱动信号及输出端 上的电压电位。其中，上拉电路、下拉电路以及辅助下拉电路的至少其中之一包括电压调整 单元，且电压调整单元包括双栅极薄膜晶体管以及第二电容。双栅极薄膜晶体管具有第一 控制端、第二控制端、第一端、第二端以及第三端，双栅极薄膜晶体管的第一控制端与第二 控制端共同耦接至N+Z级输出信号、下拉控制信号或上拉控制信号，双栅极薄膜晶体管的 第一端耦接至驱动端，且其第二端耦接至参考接地端或N-P级输出信号。第二电容耦接在 双栅极薄膜晶体管的第一端与第三端间。其中，N、P、Z为正整数且P小于N。 本专利技术提出的电压调整装置适用于整合型栅极驱动电路的移位暂存单元。对应第 N级移位暂存单元的电压调整装置包括双栅极薄膜晶体管、电容以及预充电开关。双栅极薄 膜晶体管具有第一控制端、第二控制端、第一端、第二端以及第三端。双栅极薄膜晶体管的 第一控制端与第二控制端共同耦接至N+Z级输出信号、下拉控制信号或上拉控制信号。双 栅极薄膜晶体管的第一端耦接至驱动端以下拉或产生驱动信号，且其第二端耦接至参考接 地端或N-P级输出信号。电容的第一端耦接至双栅极薄膜晶体管的第三端，电容的第二端 耦接至输出端以产生输出信号。预充电开关其第一端接收N-P级时序信号，且其第二端耦 接至双栅极薄膜晶体管的第三端，预充电开关的控制端耦接至预充电控制信号或N-P级时 序信号。其中，N、P、Z为正整数且P小于N。 本专利技术另提出的电压调整装置适用于整合型栅极驱动电路的移位暂存单元。对应 第N级移位暂存单元的电压调整装置包括双栅极薄膜晶体管以及电容。双栅极薄膜晶体管 具有第一控制端、第二控制端、第一端、第二端以及第三端，双栅极薄膜晶体管的第一控制 端与第二控制端共同耦接至N+Z级输出信号、下拉控制信号或一上拉控制信号，双栅极薄 膜晶体管的第一端耦接至驱动端，且其第二端耦接至参考接地端或N-P级输出信号。电容 耦接在双栅极薄膜晶体管的第一端与第三端间。其中，N、P、Z为正整数且P小于N。 基于上述，本专利技术实施例所提出的移位暂存装置与电压调整装置利用预充电开关 以及电容耦合效应，以调整双栅极薄膜晶体管其第三端的电压电位至接近于驱动端的电压 电位，可改善移位暂存装置漏电流的问题，实现较佳的稳定性。 为让本案的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作 详细说明如下。 【【专利附图】【附图说明】】 图1是已知移位暂存单元的波形图。 图2是依照本专利技术一实施例所绘示的移位暂存单元的方块示意图。 图3是依照本专利技术一实施例所绘示的电压调整装置的电路图。 图4是依照本专利技术一实施例所绘示的电压调整装置的电路图。 图5是依照本专利技术一实施例所绘示的电压调整装置的电路图。 图6是依照本专利技术一实施例所绘示的移位暂存单元的电路图。 图7是依照本专利技术一实施例所绘示的移位暂存单元的电路图。 图8是依照本本文档来自技高网...

【技术保护点】
一种移位暂存装置，其特征在于，包括：多数个移位暂存单元，该多个移位暂存单元相互串连耦接，其中第N级的移位暂存单元包括：一输出驱动电路，耦接至一输出端以及一驱动端，该输出驱动电路由该驱动端接收一驱动信号，并依据该驱动信号及一时序信号以产生一输出信号；一第一电容，耦接在该输出端以及该驱动端间；一上拉电路，其一端耦接至该驱动端，其另一端接收一N‑P级输出信号，该上拉电路依据一上拉控制信号及该N‑P级输出信号以产生该驱动信号；一下拉电路，耦接在该驱动端、该输出端以及一参考接地端间，依据一下拉控制信号以拉低该驱动信号及该输出信号的电压电位；以及一辅助下拉电路，耦接至该驱动端、该输出端以及该参考接地端间，依据一N+Z级输出信号以拉低该驱动信号及该输出端的电压电位，其中，该上拉电路、该下拉电路以及该辅助下拉电路的至少其中之一包括：一电压调整单元，包括：一双栅极薄膜晶体管，具有第一控制端、第二控制端、第一端、第二端以及第三端，其第一控制端与第二控制端共同耦接至该N+Z级输出信号、该下拉控制信号或该上拉控制信号，其第一端耦接至该驱动端，其第二端耦接至该参考接地端或该N‑P级输出信号；一第二电容，其第一端耦接至该双栅极薄膜晶体管的第三端，该第二电容的第二端耦接至该输出端；以及一预充电开关，其第一端接收一N‑P级时序信号，其第二端耦接至该双栅极薄膜晶体管的第三端，该预充电开关的控制端耦接至该N‑P级时序信号或该上拉控制信号，其中，N、P、Z为正整数且P小于N。...

【技术特征摘要】
...

【专利技术属性】
技术研发人员：董哲维，廖一遂，林炜力，
申请(专利权)人：友达光电股份有限公司，
类型：发明
国别省市：中国台湾;71