【技术实现步骤摘要】
【国外来华专利技术】单轴应变纳米线结构
本专利技术的实施例属于纳米线半导体器件领域,特别是属于单轴应变纳米线结构领域。
技术介绍
对于过去的几十年而言,集成电路中的特征的按比例缩放已经成为了不断成长的半导体工业背后的驱动力。特征不断地按比例缩小使能了在半导体芯片的有限的不动产上的功能单元的增大密度。例如,缩小晶体管的尺寸允许将更高数量的存储器件结合到芯片上,从而制造出具有提高的容量的产品。但是,追求不断更高的容量并非不存在问题。优化每一器件的性能的必要性变得越来越显著。随着微电子器件的尺寸的缩小逾越了15纳米(nm)的节点,保持迁移率提高和短沟道控制将带来器件制造中的挑战。用于制造器件的纳米线提供了改善的短沟道控制。例如,硅锗(SixGe1-x)纳米线沟道结构(其中,x<0.5)在适合于在很多利用较高的电压工作的常规产品中使用的相当大的Eg上提供了迁移率提高。此外,硅锗(SixGe1-x)纳米线沟道(其中,x>0.5)还提供了在较低的Eg(适于移动/手持范畴中的低电压产品)上提高的迁移率。已经尝试了很多不同的技术来提高晶体管的迁移率。但是,在半导体器件的电子和/或空穴迁移率提高方面仍然需要显著的提高。
技术实现思路
本专利技术的实施例包括单轴应变纳米线结构。在实施例中,一种半导体器件包括设置在衬底之上的多个垂直堆叠的单轴应变纳米线。所述单轴应变纳米线中的每者包括设置在所述单轴应变纳米线内的分立沟道区。所述分立沟道区具有沿单轴应变方向的电流流动方向。在所述分立沟道区的两侧上,将所述源极区和漏极区设置到所述纳米线内。栅电极堆叠体完全包围所述分立沟道区。在另一实施例中,一种 ...
【技术保护点】
一种半导体器件,包括:设置在衬底之上的多个垂直堆叠的单轴应变纳米线,所述单轴应变纳米线中的每者包括:设置在所述单轴应变纳米线内的分立沟道区,所述分立沟道区具有沿所述单轴应变的方向的电流流动方向;以及设置在所述分立沟道区的两侧、在所述纳米线内的源极区和漏极区;以及完全包围所述分立沟道区的栅电极堆叠体。
【技术特征摘要】
【国外来华专利技术】1.一种半导体器件,包括:设置在衬底之上的多个垂直堆叠的单轴应变纳米线,所述单轴应变纳米线中的每者包括:设置在所述单轴应变纳米线内的分立沟道区,所述分立沟道区具有沿所述单轴应变的方向的电流流动方向;以及设置在所述分立沟道区的两侧、在所述纳米线内的源极区和漏极区,其中所述源极区和漏极区是分立的;完全包围所述分立沟道区的栅电极堆叠体;完全包围所述分立源极区的第一接触部;以及完全包围所述分立漏极区的第二接触部。2.根据权利要求1所述的半导体器件,其中,所述单轴应变纳米线中的每者基本上由硅构成,并且所述单轴应变是单轴拉伸应变。3.根据权利要求2所述的半导体器件,其中,所述半导体器件是NMOS器件。4.根据权利要求1所述的半导体器件,其中,所述单轴应变纳米线中的每者基本上由硅锗构成,并且所述单轴应变是单轴压缩应变。5.根据权利要求4所述的半导体器件,其中,所述半导体器件是PMOS器件。6.根据权利要求4所述的半导体器件,其中,所述单轴应变纳米线中的每者基本上由约30%的硅和约70%的锗构成。7.根据权利要求1所述的半导体器件,其中,所述多个垂直堆叠的单轴应变纳米线被设置到体块晶体衬底之上,所述体块晶体衬底具有设置于其上的居间电介质层。8.根据权利要求1所述的半导体器件,其中,将所述多个垂直堆叠的单轴应变纳米线设置到体块晶体衬底之上,所述体块晶体衬底不具有设置于其上的居间电介质层。9.根据权利要求1所述的半导体器件,还包括:设置到所述栅电极堆叠体与所述第一和第二接触部之间的一对间隔体。10.根据权利要求9所述的半导体器件,其中,所述多个垂直堆叠的单轴应变纳米线在所述间隔体中的一个或两个下面的部分是非分立的。11.一种半导体结构,包括:第一半导体器件,其包括:设置于衬底之上的第一纳米线,所述第一纳米线具有单轴拉伸应变并且包括分立沟道区以及处于所述分立沟道区的两侧的源极区和漏极区,所述分立沟道区具有沿所述单轴拉伸应变的方向的电流流动方向,其中所述第一纳米线的源极区和漏极区是分立的;完全包围所述第一纳米线的所述分立沟道区的第一栅电极堆叠体;以及完全包围所述第一纳米线的分立的源极区和漏极区的第一对接触部;以及第二半导体器件,其包括:设置于所述衬底之上的第二纳米线,所述第二纳米线具有单轴拉伸应变并且包括分立沟道区以及处于所述分立沟道区的两侧的源极区和漏极区,所述分立沟道区具有沿所述单轴压缩应变的方向的电流流动方向,其中所述第二纳米线的源极区和漏极区是分立的;完全包围所述第二纳米线的所述分立沟道区的第二栅电极堆叠体;以及完全包围所述第二纳米线的分立的源极区和漏极区的第二对接触部。12.根据权利要求11所述的半导体结构,其中,所述第一纳米线基本上由硅构成,并且所述第二纳米线基本上由硅锗构成。13.根据权利要求12所述的半导体结构,其中,所述第一半导体器件是NMOS器件,并且所述第二半导体器件是PMOS器件。14.根据权利要求12所述的半导体结构,其中,所述第二纳米线基本上由约30%的硅和约70%的锗构成。15.根据权利要求11所述的半导体结构,其中,将所述第一和第二纳米线设置到体块晶体衬底之上,所述体块晶体衬底具有设置于其上的居间电介质层。16.根据权利要求11所述的半导体结构,其中,将所述第一和第二纳米线设置...
【专利技术属性】
技术研发人员:S·M·塞亚,S·金,A·卡佩拉尼,
申请(专利权)人:英特尔公司,
类型:发明
国别省市:美国;US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。