印刷电路板及其制造方法技术

提供了一种印刷电路板，包括：多个掩埋的电路图案，形成在有源区域中；以及多个掩埋的虚设图案，均匀地形成在除所述有源区域之外的虚设区域中。因此，由于当形成所述电路图案时，也均匀地形成了所述虚设图案，所以可以减小镀层的差异。另外，由于虚设图案均匀地形成在虚设区域中，所以可以减小虚设区域与有源区域之间的研磨差异，从而使电路图案能在不发生过度研磨的情况下形成在有源区域中。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及一种。
技术介绍
通过在具有例如铜的导电材料的电绝缘基板上印刷电路线图案来形成印刷电路 板（PCB)，并且仅在安装电子元件之前被称为板。也就是说，印刷电路板是指这样一种电路 板：在平板上密集地安装许多种类的电子元件，用于安装每个元件的位置是确定的，并且用 于连接元件的电路图案印刷在并且固定在平板的表面上。 同时，为了应对近来的高性能和小尺寸电子元件的趋势，使用了在减小印刷电路 板的厚度的同时能使板的表面平整的掩埋图案。 图1图示了一般的掩埋型印刷电路板。 如图1所示，掩埋型印刷电路板10被配置为使得掩埋图案沟槽2形成在绝缘基板 1的表面上，并且通过使用电镀对掩埋图案沟槽2进行掩埋从而形成电路图案3。 在形成有掩埋图案3的印刷电路板10中，由于基部电路图案的形成结构和接触部 分，使得与绝缘部件之间的粘合力变得非常大，并且基部电路图案和接触部分的间距不均 匀地且密集地形成。 然而，在使用镀层形成掩埋型电路图案3的情况下，形成有图案沟槽2的区域与该 区域的剩余部分之间产生了镀层差异。因此，在施镀后进行蚀刻，无法均匀地进行蚀刻。因 此，如同图1，由于在电路图案3的一个区域上未进行蚀刻，相邻的电路图案之间会发生短 路，并且由于在另一个区域过度进行蚀刻，会产生了信号传输错误。
技术实现思路
技术问题 本专利技术的一方面提供一种具有新结构的。 本专利技术的另一方面提供一种无镀层厚度差异的。 技术方案 根据本专利技术的一方面，提供了一种印刷电路板，所述印刷电路板包括：多个掩埋的 电路图案，形成在有源区域中；以及多个掩埋的虚设图案，均匀地形成在除所述有源区域之 外的虚设区域中。 根据本专利技术的另一方面，提供了一种印刷电路板的制造方法，包括：制备绝缘基 板，所述绝缘基板限定形成有电路图案和器件的有源区域以及除所述有源区域之外的虚设 区域；并且形成多个虚设图案，以便在所述有源区域中形成多个电路图案的同时将所述多 个虚设图案均匀地设置在所述虚设区域中。 有益效果 根据本专利技术，由于在形成了电路图案时，也均匀地形成了虚设图案，所以可以减小 镀层的差异。 另外，由于虚设图案均匀地形成在虚设区域中，所以可以减小虚设区域与有源区 域之间的研磨差异，从而使电路图案能在不发生过度研磨的情况下形成在有源区域中。 【附图说明】 包含附图以提供对本专利技术的进一步理解，附图被并入且构成本说明书的一部分。 附图示出了本专利技术的示例性实施例，并且与本说明书一起用于解释本专利技术的原理。在附图 中： 图1是根据传统技术的印刷电路板的截面图； 图2是根据本专利技术的印刷电路板的截面图； 图3至图9是示出本专利技术的印刷电路板的制造方法的截面图； 图10是示出图1的印刷电路板的面板的平视图； 图11是示出图1的印刷电路板的每个单元的平视图； 图12是示出根据本专利技术的各个虚设图案的宽度的研磨特性的曲线图。 【具体实施方式】 以下将参照附图以本专利技术所属的
的普通技术人员可以容易地实施本发 明的方式详细描述本专利技术的优选实施例，使得。然而，本专利技术能够以不同的方式来实施并且 不应当被理解为限于本文所述实施例。相反，提供这些实施例使得本公开彻底且完整，并且 将本专利技术的范围完整的向本领域技术人员传播。本文中使用的术语仅仅用于描述特定实施 例的目的，并且并非旨在限制示例性实施例。 将进一步理解，当在本说明书中使用术语包含和/或包括时，指的是存在所 述的特征、数值、步骤、操作、要素和/或元件，但是不排除存在或者另外一个或多个其它的 特征、数值、步骤、操作、要素、元件和/或它们的组合。 为了清楚地说明本专利技术，省略了与说明无关的部分，并且为了清楚地表示多个层 和区域，放大了它们的厚度。另外，在整个附图的说明中，类似的数字可以指代类似的元件。 当提到例如层、薄膜、区域、板等部分在其它部分上时，这包括仅有该部分在另 一部分上的情况以及还有一部分在它们中间的情况。相反，当提到一部分刚好在另一部分 上时，这意味着它们之间没有其它的一部分。 对于电路图案形成为掩埋型的印刷电路板，本专利技术通过研磨均匀地形成电路图案 来提供防止相邻的电路图案之间短路的方法。 以下将参照图2至图9来说明根据本专利技术的一个示例性实施例的印刷电路板。 图2是根据本专利技术的一个示例性实施例的印刷电路板的截面图。 参见图2,根据本专利技术的印刷电路板100包括：绝缘板110 ;形成在绝缘板110上的 第一电路图案120 ;绝缘层130 ;以及多个第二电路图案153。 印刷电路板100包括：有源区域AA，第二电路图案153和用于安装多个器件的焊 盘形成在该有源区域中；以及虚设区域DA，包括虚设图案151。 虚设区域DA被定义为在印刷电路板100中除有源区域AA之外的区域。 虚设区域DA可以位于有源区域AA之间。如同图2,虚设区域DA可以形成为包围 有源区域AA。 虚设区域DA与有源区域AA电绝缘。 绝缘板110可以是热固性或热塑性聚合物基板、陶瓷基板、有机-无机复合材料基 板或玻璃纤维浸渍基板。当绝缘板110包括聚合物树脂时，聚合物树脂时，其可以包括环氧 绝缘树脂。与此不同的是，绝缘板110还可以包括聚酰亚胺类树脂。 作为基部电路图案，在绝缘板110上形成有多个第一电路图案120。 第一电路图案120可以由具有高导电率和低电阻的材料形成，并且还可以由作为 导电层图案化铜箔层（薄铜层）形成。当第一电路图案120是铜箔层时，并且绝缘板110 包括树脂，第一电路图案120和绝缘板110可以是普通覆铜层压板CCL。 同时，绝缘层130形成在绝缘板110上，用于掩埋第一电路图案120。 绝缘层130可以形成为多个绝缘层130,并且每个绝缘层130可以是聚合物树脂 等。 在多个绝缘层130中，有源区域AA的绝缘层130包括：通路孔131，第一电路图案 120暴露于该通路孔；以及电路图案沟槽135,用于形成多个第二电路图案153。虚设区域 DA的绝缘层130包括用于形成虚设图案151的虚设图案沟槽137。 可以相对于虚设区域DA均匀地形成虚设图案沟槽137,并且虚设区域中可以有规 律地形成多个虚设图案。 每个虚设图案151的图案宽度dl小于50 μ m。 同时，电路图案沟槽131的图案宽度可以在3 μ m至25 μ m的范围内，并且图案深 度可以在3μπι至25μπι的范围内。此外，通路孔131的凹纹可以满足直径约小于80 μ m，并 且可以满足深度约小于100 μ m。 金属层140形成在多个通路孔131、多个电路图案沟槽135和多个虚设图案沟槽 137的内部。 金属层140是种子层。金属层可以是由Cu、Ni或它们的合金形成的。 第二电路图案153、虚设图案151和用于掩埋电路图案沟槽135、电路图案沟槽137 的通路孔150以及通路孔131形成在金属层140上。 第二电路图案153、虚设图案151和通路150可以同时形成在一起，并且可以是由 包括Al、Cu、Ag、Pt、Ni和Pd中的至少一种的合金通过以金属层140本文档来自技高网...

【技术保护点】
一种印刷电路板，包括：多个掩埋的电路图案，形成在有源区域中；以及多个掩埋的虚设图案，均匀地形成在除所述有源区域之外的虚设区域中。

【技术特征摘要】
【国外来华专利技术】2011.12.15 KR 10-2011-01359621. 一种印刷电路板，包括： 多个掩埋的电路图案，形成在有源区域中；以及 多个掩埋的虚设图案，均匀地形成在除所述有源区域之外的虚设区域中。2. 根据权利要求1所述的印刷电路板，进一步包括： 绝缘基板，具有形成在所述有源区域的表面上的多个电路图案沟槽和形成在所述虚设 区域的表面上的多个虚设图案沟槽； 第一金属层，沿着所述虚设图案沟槽和所述电路图案沟槽的内壁形成；以及 第二金属层，形成在所述第一金属层上以掩埋所述电路图案沟槽和所述虚设图案沟 槽。3. 根据权利要求2所述的印刷电路板，其中，所述第二金属层是通过以所述第一金属 层作为种子层施镀而形成的镀层。4. 根据权利要求2所述的印刷电路板，其中，所述绝缘基板包括： 绝缘板； 基部电路图案，被图案化在所述绝缘板上；以及 绝缘层，形成在所述绝缘板上以覆盖所述基部电路图案， 其中，所述电路图案沟槽和所述虚设图案沟槽形成在所述绝缘层的表面上。5. 根据权利要求4所述的印刷电路板，其中，所述绝缘层包括通路孔，所述基部电路图 案暴露到所述通路孔。6. 根据权利要求1所述的印刷电路板，其中，所述虚设区域形成为包围所述有源区域。7. 根据权利要求1所述的印刷电路板，其中，所述掩埋的虚设图案具有小于50 μ m的宽 度。8. -种印刷电路板的制造方法，包括： 制备绝缘基板，所述绝缘基板限定了形成有电路图案和器件的有源区域以及除所述有 源区域之外的虚设区域；以及 形成多个虚设图案，...

【专利技术属性】
技术研发人员：徐玄锡，全起道，李尚铭，徐英郁，刘昌佑，金秉浩，
申请(专利权)人：LG伊诺特有限公司，
类型：发明
国别省市：韩国;KR