NAND快闪存储单元、操作方法与读取方法技术

本发明专利技术提供一种NAND快闪存储单元、操作方法与读取方法。此NAND快闪存储单元包括多个栅极层、一通道层、一电荷捕获层、一导体层与一第二介电层。这些栅极层中相邻的两个栅极层之间包括一第一介电层。通道层、电荷捕获层、导体层与第二介电层会贯穿这些栅极层。电荷捕获层是配置在通道层与栅极层之间，并且第二介电层是配置在导体层与通道层之间。因此，抹除速度会被提升，电荷捕获层可以被修复，并且栅极层的控制能力会提升。

【技术实现步骤摘要】
【专利摘要】本专利技术提供一种NAND快闪存储单元、操作方法与读取方法。此NAND快闪存储单元包括多个栅极层、一通道层、一电荷捕获层、一导体层与一第二介电层。这些栅极层中相邻的两个栅极层之间包括一第一介电层。通道层、电荷捕获层、导体层与第二介电层会贯穿这些栅极层。电荷捕获层是配置在通道层与栅极层之间，并且第二介电层是配置在导体层与通道层之间。因此，抹除速度会被提升，电荷捕获层可以被修复，并且栅极层的控制能力会提升。【专利说明】NAND快闪存储单元、操作方法与读取方法
本专利技术是有关于一种快闪存储单元，且特别是有关于一种NAND快闪存储单元、操 作方法与读取方法。
技术介绍
NAND结构被广泛用于非挥发性存储器装置的设计中，以增加储存密度。一个NAND 快闪存储单元通常包括彼此串联连接的多个存储单元。随着制程的微缩，在NAND快闪存储 上会面临许多困难而造成数据可靠度降低。近年来业界提出了许多三维的NAND快闪存储 单元，以尝试解决制程微缩所碰到的问题，例如为兆元胞阵列晶体管（Terabit Cell array transistor，TCAT)、推迭存储器阵列晶体管（Stacked Memory Array Transistor，SMArT) 或比特成本可扩充（Bit Cost Scalable，BiCS)技术。在一些三维NAND快闪存储单元中， 是用氮化娃来储存数据，但这种存储单元的数据保存（data retention)与抹除速度无法兼 得，一但要增加抹除速度，则数据保存就会变差。因此，如何兼顾快闪存储单元的抹除速度 与数据保存，为此领域技术人员所关心的议题。
技术实现思路
本专利技术提供一种NAND快闪存储单元，相对应的操作方法与读取方法，可以提升抹 除操作的速度，修复电荷捕获层，并且增加栅极层的控制能力。 本专利技术的一范例实施例提出一种NAND快闪存储单元，包括多个栅极层、通道层、 电荷捕获层、导体层与第二介电层。其中相邻的两个栅极层之间包括一个第一介电层。通 道层、电荷捕获层、导体层与第二介电层会贯穿所述栅极层。电荷捕获层是配置在通道层与 所述栅极层之间，并且第二介电层是配置在导体层与通道层之间。 在一范例实施例中，上述的电荷捕获层包括氧化硅-氮化硅-氧化硅复合层。 在一范例实施例中，上述导体层的材料包括金属。 在一范例实施例中，上述导体层的材料包括掺杂多晶硅。 在一范例实施例中，上述的NAND快闪存储单元还包括第一选择栅极层与第二选 择栅极层。第一选择栅极层是配置在所述栅极层的一侧，而第二选择栅极层是配置在所述 栅极层的另一侧。上述的通道层、电荷捕获层、导体层与第二介电层会贯穿第一选择栅极层 与第二选择栅极层。 在一范例实施例中，上述通道层的材料包括非晶硅、多晶硅、微晶硅、单晶硅、纳米 晶硅、氧化物半导体材料、有机半导体材料或其组合。 以另外一个角度来说，本专利技术一范例实施例提出一种用于上述NAND快闪存储单 元的读取方法。此读取方法包括：将一读取电压施加于所述栅极层的其中之一；将一通过 电压施加于所述栅极层的其中之另一；将一个第一电压施加于导体层的一侧。其中读取电 压的电平为一正电平与一负电平的其中之一，并且第一电压的电平为正电平与负电平的其 中之另一。 在一范例实施例中，上述的读取方法还包括：将一个第二电压施加于第一选择栅 极层与第二选择栅极层，其中第二电压的电平为一个系统电平与一临界电平的相加。 在一范例实施例中，上述的读取方法还包括：预充电上述的通道层的第一端至系 统电平；以及根据通道层的第一端的电平是否有下降，判断被施加读取电压的栅极层所对 应的一晶体管是否导通。 以另外一个角度来说，本专利技术一范例实施例提出一种NAND快闪存储单元的操作 方法。此NAND快闪存储单元包括多个栅极层、一导电结构与一电荷捕获层。导电结构与电 荷捕获层会贯穿栅极层，并且电荷捕获层是配置在导电结构与栅极层之间。此操作方法包 括：将一电位差施加在导电结构的一个第一端与导电结构的一个第二端之间，用以在导电 结构中产生电流并且用以加热电荷捕获层。 在一范例实施例中，上述导电结构的材料为掺杂多晶硅。 在一范例实施例中，上述将电位差施加在导电结构的第一端第二端之间的步骤还 包括：将一抹除电压施加在导电结构上。 在一范例实施例中，上述的NAND快闪存储单元还包括一个第一选择栅极层与一 个第二选择栅极层。第一选择栅极层是配置在所述栅极层的一侧，第二选择栅极层是配置 在所述栅极层的另一侧，其中导电结构与电荷捕获层会贯穿第一选择栅极层与第二选择栅 极层。此操作方法还包括：将一基准电压施加于栅极层；以及将一个第三电压施加于第一 选择栅极层与第二选择栅极层。第三电压的电平是根据基准电压的电平、抹除电压的电平、 与一穿遂电压的电平所产生。 在一范例实施例中，上述将电位差施加在导电结构的第一端第二端之间的步骤还 包括：将一系统电压施加在第一选择栅极层与第二选择栅极层；以及将通过电压施加在栅 极层上。 在一范例实施例中，上述导电结构的第一端与第二端是位于导体层的一个第一端 与一个第二端。 在一范例实施例中，上述的操作方法还包括：将一抹除电压施加于通道层的一端； 将一基准电压施加于栅极层；以及将一个第三电压施加于第一选择栅极层与第二选择栅极 层。其中第三电压的电平是根据基准电压的电平、抹除电压的电平、与穿遂电压的电平所产 生。 在一范例实施例中，导体层的第一端与第二端的电平是根据基准电压的电平、抹 除电压的电平与一偏移电压的电平所产生，并且导体层的第一端与第二端之间存在上述的 电位差。 在一范例实施例中，上述的操作方法还包括：将栅极层、第一选择栅极层、第二选 择栅极层、通道层的第一端与第二端浮接。 在一范例实施例中，上述的操作方法还包括：将导体层的第一端与第二端的电平 作为一函数的参数输入，其中函数输出一数值，并且此数值介于导体层的第一端与第二端 的电平之间；将符合数值的电压施加于所述栅极层、第一选择栅极层、第二选择栅极层、通 道层的第一端与第二端。 基于上述，在本专利技术范例实施例所提出的NAND快闪存储单元、读取方法与操作方 法中，可以在进行抹除操作时加热电荷捕获层，由此增加抹除操作的速度。加热电荷捕获层 也可以用来修复电荷捕获层。此外，在读取NAND快闪存储单元时栅极层的控制能力会被提 升。 为让本专利技术的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详 细说明如下。 【专利附图】【附图说明】 图1A是根据一范例实施例示出NAND快闪存储单元的示意图； 图1B是根据一范例实施例示出图1A中沿着P1-P2剖面的NAND快闪存储单元的 剖面示意图； 图1C是根据一范例实施例示出NAND快闪存储单元的电路示意图； 图2是根据一范例实施例示出NAND快闪存储单元模块的部分示意图； 图3是根据第一范例实施例示出NAND快闪存储单元100的上视图； 图4是根据第一范例实施例示出进行抹除操作时的电压示意图； 图5是根据第一范例实施例示出修复电荷捕获层的电压示意图； 图6A是根据第二范例本文档来自技高网...

【技术保护点】
一种NAND快闪存储单元，其特征在于，包括：多个栅极层，其中该些栅极层中相邻的两个栅极层之间包括一第一介电层；以及一通道层，贯穿该些栅极层；一电荷捕获层，贯穿该些栅极层，配置在该通道层与该些栅极层之间；一导体层，贯穿该些栅极层；以及一第二介电层，贯穿该些栅极层，其中该第二介电层是配置在该导体层与该通道层之间。

【技术特征摘要】

【专利技术属性】
技术研发人员：林纬，许祐诚，郑国义，
申请(专利权)人：群联电子股份有限公司，
类型：发明
国别省市：中国台湾;71