数据输出电路及其驱动方法技术

本发明专利技术公开一种数据输出电路，其包括：数据驱动单元，其适合于在数据传输操作期间用对应于数据的驱动电压来驱动数据传输线；以及充电/放电单元，其适合于储存该数据传输线上的电荷并再利用所储存的电荷作为所述驱动电压。

【技术实现步骤摘要】
【专利摘要】本专利技术公开一种数据输出电路，其包括：数据驱动单元，其适合于在数据传输操作期间用对应于数据的驱动电压来驱动数据传输线；以及充电/放电单元，其适合于储存该数据传输线上的电荷并再利用所储存的电荷作为所述驱动电压。【专利说明】 相关申请的交叉引用 本申请主张于2013年4月11日提出的申请号为10-2013-0040057的韩国专利申 请的优先权，以引用方式将该专利申请整体并入本文中。
本专利技术的例示性实施例涉及一种半导体器件，且更具体而言，涉及一种数据输出 电路及一种用于驱动该数据输出电路的方法。
技术介绍
通常，包括双倍数据速率同步动态随机存取存储器（DDR SDRAM)的半导体器件自 外部控制器接收命令、地址和数据并执行读取操作及写入操作。因此，用于输入并输出命 令、地址及数据的电路可以安置于该外部控制器和该存储器件两者中。 图1是图解说明传统数据交换系统的框图。 参见图1，传统数据交换系统包括第一半导体器件110和第二半导体器件120。第 一半导体器件110包含第一输出驱动单兀111和第一输入驱动单兀112。第二半导体器件 120包括第二输出驱动单元121和第二输入驱动单元122。 第一半导体器件110的输出数据DAT_0UT_01输入至第一输出驱动单元111。第一 输出驱动单元111经由数据传输线DQ传送输出数据DAT_0UT_01至第二半导体器件120。 第二半导体器件120的第二输入驱动单元122经由数据传输线DQ接收第一半导体器件110 的输出数据DAT_0UT_01，并输出第二半导体器件120的输入数据DAT_IN_02,该输入数据 DAT_IN_02用于第二半导体器件120的各种性能中。 第二半导体器件120的输出数据DAT_0UT_02输入至第二输出驱动单元121。第二 输出驱动单元121经由数据传输线DQ传送输出数据DAT_0UT_02至第一半导体器件110。 第一半导体器件110的第一输入驱动单元112经由数据传输线DQ接收第二半导体器件120 的输出数据DAT_0UT_02,并输出第一半导体器件110的输入数据DAT_IN_01，该输入数据 DAT_IN_01用于第一半导体器件110的各种性能中。 同时，近来，已开发出一种以高速度低功率操作的半导体器件。此处，增加数据线 的数目或提高操作频率被广泛用以实施该半导体器件的高速操作。 然而，由于功耗被增大，可能很难无限地增加数据线的数目或提高操作频率。 可能需要开发用于半导体器件的高速操作和低功耗的各种方法。
技术实现思路
本专利技术的例示性实施例涉及一种数据输出电路及一种用于驱动其的方法以在数 据传输操作中再利用用于传送数据的能量。 此外，本专利技术的实施例涉及一种包括数据输出电路的多芯片封装，所述数据输出 电路用于在数据传输操作中再利用用于传送数据的能量。 根据本专利技术的例示性实施例，一种数据输出电路包括：数据驱动单元，其适合于在 数据传输操作期间用对应于数据的驱动电压来驱动数据传输线；以及充电/放电单元，其 适合于储存所述数据传输线上的电荷并再利用所储存的电荷作为所述驱动电压。 根据本专利技术的另一例示性实施例，一种用于驱动输出数据电路的方法包括：用对 应于待输出的数据的驱动电压来驱动数据传输线以传输所述数据；在所述数据传输线的所 述驱动之后使用所述数据传输线上的电荷来执行充电操作以产生回收电力驱动电压；以及 用至少所述回收电力驱动电压来驱动所述数据传输线以传输所述数据。 根据本专利技术的又一例示性实施例，一种数据输出电路包括：多个数据驱动单元，其 适合于接收多个驱动电压并在数据传输操作期间用所述多个驱动电压之中对应于数据的 驱动电压来驱动多个数据传输线中的每一个；以及共同充电单元，其适合于：由所述多个 数据传输线共享，储存所述多个数据传输线上的电荷作为回收电力驱动电压并将所述回收 电力驱动电压提供为所述多个驱动电压之一。 根据本专利技术的再例示性实施例，一种多芯片封装包括：多个从属芯片，其适合于经 由多个数据传输穿芯片通孔来输出具有多级的数据；主控芯片，其适合于控制所述多个从 属芯片；共同充电单元，其适合于储存所述多个数据传输穿芯片通孔上的电荷；以及第一 电力穿芯片通孔，其共有地耦接至所述多个从属芯片，且适合于接收并传送所述共同充电 单元的所述所储存的电荷。 【专利附图】【附图说明】 图1是图解说明传统数据交换系统的框图。 图2是根据本专利技术的实施例的数据输出电路的电路图。 图3是图解说明根据本专利技术的另一实施例的数据输出电路的电路图。 图4是图解说明利用了图3中所示的本专利技术的实施例的具有多个数据传输线的数 据输出电路的电路图。 图5是图解说明根据本专利技术的另一实施例的数据输出电路的电路图。 图6是图解说明根据本专利技术的另一实施例的电荷供应单元的框图。 图7是图解说明根据本专利技术的另一实施例的电荷供应单元的电路图。 图8是图解说明根据本专利技术的另一实施例的多芯片封装的电路图。 【具体实施方式】 下文将参照随附附图更详细地阐述本专利技术的例示性实施例。然而，本专利技术可以以 不同形式体现且不应视为仅限于本文中所陈述的实施例。而是，提供此等实施例旨在使本 公开内容透彻和完整，且向本领域技术人员全面传达本专利技术的范畴。在整个公开内容中，附 图标记直接对应于本专利技术的各图和实施例中的类似编号部分。 亦应注意，在本专利技术书中，"连接/耦接"指不仅直接耦接另一组件的组件、而且透 过中间组件间接耦接另一组件的组件。此外，单数形式可以包括复数形式，只要其未在句子 中具体提及。 图2是图解说明根据本专利技术的实施例的数据输出电路的电路图。 如图2中所示，根据本专利技术的实施例的数据输出电路包括数据驱动单元210和充 电/放电单元220。 数据驱动单元210在数据传输操作期间基于待输出的数据DAT_0UT驱动数据传输 线DQ，且包括上拉驱动单元PM和下拉驱动单元匪。上拉驱动单元PM基于数据DAT_0UT对 数据传输线DQ执行上拉驱动操作。下拉驱动单元匪基于数据DAT_0UT对数据传输线DQ 执行下拉驱动操作。在本文中，上拉驱动操作表示数据传输线DQ被驱动至电源电压VDD，例 如，逻辑高电平，且下拉操作表示数据传输线DQ被驱动至接地电压VSS，例如，逻辑低电平。 上拉操作和下拉操作称作"数据传输操作"。 充电/放电单元220包括电容器C和切换器TR。电容器C由留在数据传输线DQ 上的电荷充电。切换器TR响应于充电/放电控制信号DAT_CTR和/DAT_CTR而使数据传输 线DQ与电容器C之间交换或共享电荷。在本文中，充电/放电控制信号DAT_CTR和/DAT_ CTR是包括传送至数据传输线DQ的数据信息的信号。即，充电/放电控制信号DAT_CTR和 /DAT_CTR基于待传送的数据信息而变化。充电/放电控制信号/DAT_CTR是充电/放电控 制信号DAT_CTR的互补信号，例如，反信号。 在下文中，将阐述该数据输出电路的操作。 如果数据DAT_0UT是逻辑低电平，则数据驱动单元210的上拉驱动单元PM(例如， PM0S晶体管)导通本文档来自技高网...

【技术保护点】
一种数据输出电路，其包括：数据驱动单元，其适合于在数据传输操作期间用对应于数据的驱动电压来驱动数据传输线；以及充电/放电单元，其适合于储存所述数据传输线上的电荷并再利用所储存的电荷作为所述驱动电压。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：李东郁，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：韩国;KR