电平转换电路、和带电平转换功能的逻辑电路制造技术

电平转换电路(10)包括EFET(11)、二极管(12)、电阻器(13、14)。EFET(11)的漏极与电平转换电路(10)的输出端子相连接。EFET(11)的漏极和栅极导通。EFET(11)的源极经由电阻器(13)接地。EFET(11)的漏极与电阻器(14)的一端相连接。电阻器(14)的另一端与二极管(12)的阴极相连接。二极管(12)的阳极与控制用的电压输入端子相连接。

【技术实现步骤摘要】
【国外来华专利技术】电平转换电路、和带电平转换功能的逻辑电路
本专利技术涉及转换电压电平的电平转换电路、和带电平转换功能的逻辑电路。
技术介绍
在利用半导体形成逆变器等逻辑电路的情况下，一般而言，使用DCFL(Direct Coupled FET Logic:直接耦合FET逻辑）那样的源极接地放大电路。作为该源极接地的 FET，在栅极成为二极管的MESFET、JFET中，若栅极电压上升，则会在FET中流过急剧的电 流，可能会发生故障。 因此，以往，想到了例如专利文献1的电平转换电路那样的、在逻辑电路的前级插 入电平转换电路且不向逻辑电路的FET施加过度的电压的技术。 图6是包括专利文献1所示的电平转换电路的带电平转换功能的逻辑电路1P的 电路图。带电平转换功能的逻辑电路1P包括电平转换电路10P和逻辑电路100。 逻辑电路100包括EFET101、DFET102、电阻器103。EFET101是增强型FET，其源极 接地。EFET101的栅极成为逻辑电路100的输入端子。EFET101的漏极与输出端子（输出 电压Vo)相连接，并且经由电阻器103与DFET102的源极相连接。DFET102是耗尽型FET， 漏极与驱动电压施加端子（驱动电压Vdd)相连接。DFET102的栅极与EFET101的漏极和输 出端子相连接。 电平转换电路10P包括EFET11P、二极管12P、电阻器13P、DFET15P。EFET11P是增 强型FET，漏极与驱动电压施加端子（驱动电压Vdd)相连接。二极管12P的阳极与EFET11P 的源极相连接。二极管12P的阴极经由电阻器13P与接地相连接。二极管12P与电阻器 13P之间的连接点是电平转换电路10P的输出端子，其与逻辑电路100的输入端子相连接。 DFET15P是耗尽型FET，漏极与输入端子（输入电压Vi)相连接。DFET15P的源极 与EFTE11P的栅极相连接。DFET15P的栅极接地。此外，即使省略DFET15P，例如若使用将 电阻器串联连接在二极管12P和输出端子之间的电路结构等，则也可实现相同功能的电平 转换电路。 现有技术文献 专利文献 专利文献1 :日本专利特开2009-33637号公报
技术实现思路
专利技术所要解决的技术问题 然而，在包括图6所示的电平转换电路10P的带电平转换功能的逻辑电路1P中， 会产生如下问题。此外，由于DFET15P是为了防止在EFET11P的栅极中流过过度的电流、且 为了防止由于该电流使得EFET11P发生故障，因此首先对于省略DFET15P，且如上所述由连 接电阻器15P'的电路结构构成的现有的电平转换电路的问题进行说明。 图7是将DFET15P替换成电阻器15P'且具有相同功能的电平转换电路10P'的等 效电路图。图7中，VAP表示电平转换电路10P的输出电压（逻辑电路100)的输入电压。Vi 表示电平转换电路10P的输入电压。νΒΡ是二极管的阴极侧的电压，Vdio是二极管的正向电 压。 这种电路结构中，若将EFET11P的夹断电压设为Vpe(LS)，则二极管12P的阴极侧 的电压V BP可如下述那样来表示。 [数学式1] VBp = Vi - Vpe (LS) - Vdio (1) 输出电压VAP可由下式来表不。 [数学式2] vAP= (Rb/(Ra+Rb))vBp (2) 这里，若在VAP = Vpe(IN) + a中设定为逻辑电路100的逻辑反转，则根据式（1)、 (2)，可得到下式。此外，Vpe(IN) + a是指（Vdd-Vo间的阻抗）> (EFET101的漏极和源极 间阻抗）的电压。 [数学式3] Vpe (IN) + a = (Rb/(Ra+Rb)) (Vi - Vpe (LS) - Vdio) (3) 这里，在EFET11P和EFET100形成于相同半导体基板上的接近位置的情况下，夹断 电压为相同值，可设定为具有相同的特性。因而，可设定为Vpe(LS) =Vpe(IN) =Vpe，根据 式（3)，输入电压Vi可由下式来表不。 [数学式4] Vi = ((Ra/Rb)+2)Vpe+((Ra/Rb)+l) a+Vdio (4) 这里，（Ra/Rb)是正值。 因而，由式⑷可知，输入电压Vi具有夹断电压Vpe(LS)的电压偏差的两倍以上 的偏差。 由此，如图7所示，受到EFET11P、EFET100的夹断电压Vpe的偏差的影响，决定逻 辑电路100的切换动作的输入电压Vi偏差较大，无法满足预定的规格。 图8是表示Vi-Vo特性的仿真结果的图，该Vi-Vo特性示出EFET11P的夹断电压 Vpe(LS)的偏差对逻辑电路100的输出电压Vo带来的影响。图8中，实线表示夹断电压 Vpe (LS)为高电压VH的情况。虚线表示夹断电压Vpe (LS)为低电压VL的情况。 如图8所示，在夹断电压Vpe(LS)为低电压VL(例如0. IV)的情况、和夹断电压 Vpe (LS)为高电压VH(例如0. 4V)的情况下，切换电压Vch区别较大。例如，如果是图8的 示例，则存在0. 8V左右的差。 而且，包含DFET15P的电平转换电路10P中，还会产生如下问题。 图9是表示Vi-Vo特性的仿真结果的图，该Vi-Vo特性示出EFET11P的夹断电压 Vpe(LS)的偏差和DFET15P的夹断电压Vpd(LS)的偏差对逻辑电路100的输出电压Vo带来 的影响。图9中，实线表示夹断电压Vpe (LS)为高电压VH、夹断电压Vpd(LS)的绝对值为低 电压VL'的情况。虚线表示夹断电压Vpe(LS)为低电压VL(例如，0. IV)、夹断电压Vpd(LS) 的绝对值为高电压VH'（例如，-1. 0V)的情况。 如图9所示，在夹断电压Vpe(LS)为低电压VL(例如，0. IV)、夹断电压Vpd(LS)的 绝对值为高电压VH'（例如，-1.0V)的情况下，逻辑电路100正常地进行动作。然而，在夹 断电压Vpe(LS)为高电压VH(例如，0.4V)、夹断电压Vpd(LS)的绝对值为低电压VL'（例 如，-0. 7V)的情况下，逻辑电路100不进行动作。这是因为，由于来自DFET15P的输出电压 未达到EFET11P的夹断电压Vpe (LS)，因此电平转换电路10P的输出电压VA未达到EFET101 的夹断电压。 由此，现有的带电平转换电路功能的逻辑电路1P中，由于构成的FET的夹断电压， 使得逻辑电路1〇〇的切换电压Vch偏差较大，无法进行切换动作自身。 因而，本专利技术的目的在于，提供如下的电平转换电路和带电平转换电路的逻辑电 路：抑制构成的FET的夹断电压的偏差的影响，降低切换电压Vch的偏差。 用于解决问题的技术手段 本专利技术涉及与输入FET为增强型FET的逻辑电路的前级相连接的电平转换电路， 具有如下特征。电平转换电路包括：第一增强型FET，该第一增强型FET的漏极和栅极与所 述输入FET的栅极相连接；电压保持用的第一电阻器，该第一电阻器连接在第一增强型FET 的源极与接地之间；以及电压移位单元和电流限制单元，该电本文档来自技高网...

【技术保护点】
一种电平转换电路，该电平转换电路与输入FET为增强型FET的逻辑电路的前级相连接，包括：第一增强型FET，该第一增强型FET的漏极和栅极与所述输入FET的栅极相连接；电压保持用的第一电阻器，该第一电阻器连接在所述第一增强型FET的源极与接地之间；以及电压移位单元和电流限制单元，该电压移位单元和电流限制单元串联连接在所述第一增强型FET的漏极和栅极与控制用的电压输入端子之间。

【技术特征摘要】
【国外来华专利技术】2012.02.07 JP 2012-0242021. 一种电平转换电路，该电平转换电路与输入FET为增强型FET的逻辑电路的前级相 连接，包括： 第一增强型FET，该第一增强型FET的漏极和栅极与所述输入FET的栅极相连接； 电压保持用的第一电阻器，该第一电阻器连接在所述第一增强型FET的源极与接地之 间；以及 电压移位单元和电流限制单元，该电压移位单元和电流限制单元串联连接在所述第一 增强型FET的漏极和栅极与控制用的电压输入端子之间。2. 如权利要求1所述的电平转换电路，其特征在于， 所述电压移位单元是二极管。3. 如权利要求1或2所述的电平转换电路，其特征在于， 所述电流限制单元包括第二电阻器。4. 如权利要求1至3中的任一项所述的电平转换电路，其特征在于， 所述电流限制单元包括耗尽型FE...

【专利技术属性】
技术研发人员：德田胜利，
申请(专利权)人：株式会社村田制作所，
类型：发明
国别省市：日本;JP