电平转换电路制造技术

一种电平转换电路，包括第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第一NMOS管、第二NMOS管、第三NMOS管和第四NMOS管，其中，所述第一NMOS管为本征NMOS管，所述第一NMOS管的源极连接所述第三NMOS管的漏极，所述第一NMOS管的衬底连接地；所述第二NMOS管为本征NMOS管，所述第二NMOS管的源极连接所述第四NMOS管的漏极，所述第二NMOS管的衬底连接地；所述第三NMOS管的源极连接衬底和地，所述第三NMOS管的栅极适于输入输入信号；所述第四NMOS管的源极连接衬底和地，所述第四NMOS管的栅极适于输入所述输入信号的反相信号。

【技术实现步骤摘要】

本专利技术涉及一种电平转换电路。
技术介绍
电平转换电路被广泛应用于各种接口电路及输入输出单元中来实现电平的逻辑转换。如图1所示，所述电平转换电路包括：第一NMOS管MN11、第二NMOS管MN12、第一PMOS管MP11、第二PMOS管MP12和反相器11。所述第一NMOS管MN11的源极接地；栅极作为所述电平转换电路的输入端IN；漏极连接第一PMOS管MP11的漏极，并作为所述电平转换电路的第二输出端OUTB。所述第二NMOS管MN12的栅极连接反相器11的输出端；源极接地；漏极连接第二PMOS管MP12的漏极，并作为所述电平转换电路的第一输出端OUT。所述第一PMOS管MP11的源极适于输入第一电压Vsp；栅极连接第二NMOS管MN12的漏极。所述第二PMOS管MP12的源极适于输入第一电压Vsp；栅极连接第一NMOS管MN11的漏极。所述反相器11的输入端连接所述电平转换电路的输入端IN。下面对图1所示的电平转换电路的工作原理做详细说明。当电平转换电路的输入端IN输入逻辑低电平0，如接地时，第一NMOS管MN11截止，第二NMOS管MN12导通，在所述第二NMOS管MN12的下拉作用下，电平转换电路输出的第一输出端OUT的电压为0V，并且使得第一PMOS管MP11导通，在所述第一PMOS管MP11的上拉作用下，电平转换电路的第二输出端OUTB的电压为第一电压Vsp。当电平转换电路的输入端IN输入逻辑高电平1，如为电压值小于第一电压Vsp的第二电压时，第二NMOS管MN12截止，第一NMOS管MN11导通，在所述第一NMOS管MN11的下拉作用下，电平转换电路输出的第二输出端OUTB的电压为0V，并且使得第二PMOS管MP12导通，在所述第二PMOS管MP12的上拉作用下，电平转换电路的第一输出端OUT的电压为第一电压Vsp，从而实现了由第二电压到第一电压Vsp的转换。然而，现有电平转换电路可以实现的高电平转换电压有限，即可以输出的第一电压Vsp的电压值不能太高，因为过高的输出电压会击穿第一NMOS管MN11、第二NMOS管MN12、第一PMOS管MP11或第二PMOS管MP12，使得电平转换电路无法工作。
技术实现思路
本专利技术解决的问题是现有电平转换电路可以实现的高电平转换电压有限。为解决上述问题，本专利技术提供一种电平转换电路，包括：第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第一NMOS管、第二NMOS管、第三NMOS管和第四NMOS管；所述第一PMOS管的源极连接衬底并适于输入第一电压，所述第一PMOS管的漏极连接所述第三PMOS管的源极和第三PMOS管的衬底，所述第一PMOS管的栅极连接所述第四PMOS管的漏极和第二NMOS管的漏极；所述第二PMOS管的源极连接衬底并适于输入所述第一电压，所述第二PMOS管的漏极连接所述第四PMOS管的源极和第四PMOS管的衬底，所述第二PMOS管的栅极连接所述第三PMOS管的漏极和第一NMOS管的漏极；所述第一NMOS管为本征NMOS管，所述第一NMOS管的源极连接所述第三NMOS管的漏极，所述第一NMOS管的衬底连接地；所述第二NMOS管为本征NMOS管，所述第二NMOS管的源极连接所述第四NMOS管的漏极，所述第二NMOS管的衬底连接地；所述第三NMOS管的源极连接衬底和地，所述第三NMOS管的栅极适于输入输入信号；所述第四NMOS管的源极连接衬底和地，所述第四NMOS管的栅极适于输入所述输入信号的反相信号。可选的，所述第三PMOS管的栅极适于输入第二电压，1/2*Vsp≤V11≤2/3*Vsp，V11为所述第二电压的电压值，Vsp为所述第一电压的电压值。可选的，所述第四PMOS管的栅极适于输入第三电压，1/2*Vsp≤V12≤2/3*Vsp，V12为所述第三电压的电压值，Vsp为所述第一电压的电压值。可选的，所述第一NMOS管的栅极适于输入第四电压，1/3*Vsp≤V21≤1/2*Vsp，V21为所述第四电压的电压值，Vsp为所述第一电压的电压值。可选的，所述第二NMOS管的栅极适于输入第五电压，1/3*Vsp≤V22≤1/2*Vsp，V22为所述第五电压的电压值，Vsp为所述第一电压的电压值。可选的，所述第三PMOS管的栅极适于输入第二电压，所述第四PMOS管的栅极适于输入第三电压，所述第二电压和第三电压的电压值相等。可选的，所述第一NMOS管的栅极适于输入第四电压，所述第二NMOS管的栅极适于输入第五电压，所述第四电压和第五电压的电压值相等。与现有技术相比，本专利技术电平转换电路需要实现较高电压的转换时，不易出现MOS管被击穿的情况，保证了电平转换电路的正常工作。附图说明图1是现有电平转换电路的结构示意图；图2是本专利技术实施例的电平转换电路的结构示意图。具体实施方式为使本专利技术的上述目的、特征和优点能够更为明显易懂，下面结合附图对本专利技术的具体实施例做详细的说明。如图2所示，本专利技术实施例提供一种电平转换电路，包括：第一PMOS管MP21、第二PMOS管MP22、第三PMOS管MP23、第四PMOS管MP24、第一NMOS管MN21、第二NMOS管MN22、第三NMOS管MN23和第四NMOS管MN24。所述第一PMOS管MP21的源极连接第一PMOS管MP21的衬底并适于输入第一电压Vsp，所述第一PMOS管MP21的漏极连接所述第三PMOS管MP23的源极和第三PMOS管MP23的衬底，所述第一PMOS管MP21的栅极连接所述第四PMOS管MP24的漏极和第二NMOS管MN22的漏极并作为所述电平转换电路的第一输出端OUT。所述第二PMOS管MP22的源极连接第二PMOS管MP22衬底并适于输入所述第一电压Vsp，所述第二PMOS管MP22的漏极连接所述第四PMOS管MP24的源极和第四PMOS管MP24的衬底，所述第二PMOS管MP22的栅极连接所述第三PMOS管MP23的漏极和第一NMOS管MN21的漏极并作为所述电平转换电路的第二输出端OUTB。所述第一NMOS管MN21为本征（native）NMOS管，所述第一NMOS管MN21的源极连接第三NMOS管MN23的漏极，所述第一NMOS管MN21的衬底连接地Gnd。所述第二NMOS管MN22为本征NMOS管，所述第二本文档来自技高网...

【技术保护点】
一种电平转换电路，其特征在于，包括：第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第一NMOS管、第二NMOS管、第三NMOS管和第四NMOS管；所述第一PMOS管的源极连接衬底并适于输入第一电压，所述第一PMOS管的漏极连接所述第三PMOS管的源极和第三PMOS管的衬底，所述第一PMOS管的栅极连接所述第四PMOS管的漏极和第二NMOS管的漏极；所述第二PMOS管的源极连接衬底并适于输入所述第一电压，所述第二PMOS管的漏极连接所述第四PMOS管的源极和第四PMOS管的衬底，所述第二PMOS管的栅极连接所述第三PMOS管的漏极和第一NMOS管的漏极；所述第一NMOS管为本征NMOS管，所述第一NMOS管的源极连接所述第三NMOS管的漏极，所述第一NMOS管的衬底连接地；所述第二NMOS管为本征NMOS管，所述第二NMOS管的源极连接所述第四NMOS管的漏极，所述第二NMOS管的衬底连接地；所述第三NMOS管的源极连接衬底和地，所述第三NMOS管的栅极适于输入输入信号；所述第四NMOS管的源极连接衬底和地，所述第四NMOS管的栅极适于输入所述输入信号的反相信号。

【技术特征摘要】
1.一种电平转换电路，其特征在于，包括：第一PMOS管、第二PMOS管、
第三PMOS管、第四PMOS管、第一NMOS管、第二NMOS管、第三NMOS
管和第四NMOS管；
所述第一PMOS管的源极连接衬底并适于输入第一电压，所述第一PMOS
管的漏极连接所述第三PMOS管的源极和第三PMOS管的衬底，所述第一
PMOS管的栅极连接所述第四PMOS管的漏极和第二NMOS管的漏极；
所述第二PMOS管的源极连接衬底并适于输入所述第一电压，所述第二
PMOS管的漏极连接所述第四PMOS管的源极和第四PMOS管的衬底，所述
第二PMOS管的栅极连接所述第三PMOS管的漏极和第一NMOS管的漏极；
所述第一NMOS管为本征NMOS管，所述第一NMOS管的源极连接所
述第三NMOS管的漏极，所述第一NMOS管的衬底连接地；
所述第二NMOS管为本征NMOS管，所述第二NMOS管的源极连接所
述第四NMOS管的漏极，所述第二NMOS管的衬底连接地；
所述第三NMOS管的源极连接衬底和地，所述第三NMOS管的栅极适于
输入输入信号；
所述第四NMOS管的源极连接衬底和地，所述第四NMOS管的栅极适于
输入所述输入信号的反相信号。
2.如权利要求1所述的电平转换电路，其特征在于，所述第三PMOS管...

【专利技术属性】
技术研发人员：胡剑，杨光军，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：上海;31