半导体装置以及层叠型半导体装置的制造方法制造方法及图纸

本发明专利技术提供切断面良好且安装容易并能够实现小型化的层叠型半导体装置及其制造方法。该方法特征是，包括：在第一基板上在同一平面上排列并粘接多个第一层的半导体芯片的工序；在所述半导体芯片上分别层叠至少一层以上的半导体芯片的工序；将所述第一基板切断而分离成各芯片层叠体的工序；进行对位以使在芯片层叠体的表面形成的电极焊盘部与第二基板的电极焊盘部互相对准，而对置地暂时连接的工序；将第二基板以及芯片层叠体整体回流焊以将电极焊盘部间电连接的工序；从芯片层叠体的第一基板侧沿层叠体供给液状树脂以对各半导体芯片间以及芯片层叠体与第二基板间进行树脂密封的工序；和从芯片层叠体的第二基板侧用切割刀片进行切断而个片化的工序。

【技术实现步骤摘要】
半导体装置以及层叠型半导体装置的制造方法关联申请本申请以日本专利申请2013-58303号（申请日：2013年3月21日）为基础并享受其优先权。本申请通过参照该在先申请而包括其全部内容。
本专利技术的实施方式涉及半导体装置以及层叠型半导体装置的制造方法。
技术介绍
在形成NAND型闪存等要求高容量的设备时，提出了将被薄厚加工了的半导体芯片多片层叠并进行树脂密封的方法、或者、将预先对半导体芯片进行了树脂密封所成的部件多个层叠的方法。各半导体芯片的信号提取，通常基于线接合法进行，但是为了使信号传输速度更高速化，提出了基于TSV方式（ThroughSiliconVia，硅穿孔）的层叠方式（例如日本专利公开公报2010-251408号）。就该层叠方式而言，在设有密封材料流出防止体的金属制运送基板上依次层叠芯片并将芯片之间用树脂密封。此时填充树脂使得最上层的接口芯片的凸起（バンプ，bump）露出。而且，在最上层的接口芯片的连接端子连接个片（单片）的布线基板。而且公开了在对周边进行了模铸密封后，将运送基板和模铸树脂统一切割（ダイシング，dicing）的技术。该方法是极为高效的安装方法。但是，不得不按密封材料流出防止体的量增大运送基板，所以封装大型化。而且，在通过刀具进行切断时，存在切断面的精加工不够这一问题。
技术实现思路
本专利技术的一个实施方式，其目的在于提供可小型化且切断面的精加工良好的半导体装置。根据本专利技术的一个实施方式，其特征在于，包括：在采用树脂基板的第一基板上在同一平面上排列并粘接多个第一层的半导体芯片的工序；在所述半导体芯片表面或背面隔着图形化为所期望的图形的感光性粘接膜分别进行至少一层以上的半导体芯片的对位并加热，从而一边形成液状树脂的浸透通路一边局部粘接，在所述半导体芯片上分别层叠至少一层以上的半导体芯片的工序；将所述第一基板切断而分离成各层叠体的工序；进行对位以使在所述层叠体表面形成的电极焊盘部与第二基板的电极焊盘部互相对准，而对置地暂时连接的工序；将所述第二基板以及层叠体整体回流焊以将电极焊盘部间电连接的工序；从所述层叠体的所述第一基板侧沿所述层叠体供给液状树脂而对各半导体芯片间以及所述层叠体与所述第二基板间进行树脂密封的工序；和用切割刀片将所述层叠体切断而个片化的工序。附图说明图1-1是示意性地表示第一实施方式的半导体装置的剖视图。图1-2是该半导体装置的要部放大剖视图。图1-3是该半导体装置的要部放大剖视图。图2-1是表示该半导体装置的制造工序的工序剖视图。图2-2是表示该半导体装置的制造工序的工序剖视图。图2-3是表示该半导体装置的制造工序的工序剖视图。图2-4是表示该半导体装置的制造工序的工序剖视图。图2-5是表示该半导体装置的制造工序的工序剖视图。图2-6是表示该半导体装置的制造工序的工序剖视图。图2-7是表示该半导体装置的制造工序的工序剖视图。图2-8是表示该半导体装置的制造工序的工序剖视图。图3是示意性地表示第二实施方式的半导体装置的结构的剖视图。图4-1是表示该半导体装置的制造工序的工序剖视图。图4-2是表示该半导体装置的制造工序的工序剖视图。图4-3是表示该半导体装置的制造工序的工序剖视图。图5是示意性地表示比较例的半导体装置的结构的一例的剖视图。附图标记说明1、2层叠型半导体装置；10芯片层叠体；11a～11h半导体芯片；12贯穿电极；13凸起电极；14粘接剂；15再布线；16保护薄膜；17电极焊盘部；18IF芯片；20第一基板；21树脂膜；22粘接剂；30第二基板；31树脂基板；32外部连接端子；33内部连接端子；34、35焊料球；40密封树脂；40a第一密封树脂；40b第二密封树脂。具体实施方式下面参照附图，详细地说明实施方式涉及的层叠型半导体装置及其制造方法。此外，本实施方式中，作为半导体芯片，就NAND型闪存等使用存储芯片的半导体存储装置进行说明，本专利技术不由这些实施方式限定。另外，在以下所示的附图中，为了容易理解，有时各部材的比例尺与实际不同。另外，在表示上下等方向时，示出图2中的附图标记为正方向的情况为基准的相对的方向，有时与以施加的重力加速度方向为基准的情况不同。（第一实施方式）图1-1是示意性地表示第一实施方式的半导体存储装置的剖视图，图1-2以及图1-3是该要部放大剖视图。从图2-1到图2-8是表示该半导体装置的制造工序的工序剖视图。本实施方式的半导体装置1具备：相对地配置的同一大小（尺寸）的第一以及第二基板20、30；在第一以及第二基板20、30之间、且电连接于至少一方的多层半导体芯片11a～11h的芯片层叠体10；和密封树脂40。该密封树脂40密封了第一以及第二基板20、30之间、构成芯片层叠体10的半导体芯片11a～11h之间、第一以及第二基板20、30与所述芯片层叠体10之间，该半导体装置1的特征在于，该密封树脂40的外缘位于连结第一以及第二基板20、30的外缘的线上。本实施方式中，作为第一基板20使用容易切断的树脂基板等，在第一基板20上层叠了半导体芯片11a～11h后，按每个第一基板20进行切断而形成芯片层叠体10。而且，将该芯片层叠体10连接到第二基板30（布线基板）上，并供给液状的密封树脂40、使其硬化。这样一来，将各半导体芯片11a～11h之间以及芯片层叠体10与所述第二基板30之间树脂密封，接着用切割刀具B1进行切断使其个片化，从而形成。第二基板30具有树脂基板31，在该树脂基板31的第一面31Ａ形成有外部连接端子32。在作为BGA封装使用半导体存储装置的情况下，外部连接端子32包括焊料球、具有焊料镀敷、Au镀敷等的突起端子。在作为LGA封装使用半导体存储装置的情况下，作为外部连接端子32设有金属焊台（ランド）。在树脂基板31的第二面31B上设有内部连接端子33，经由焊料球34连接于芯片层叠体10的电极焊盘部17。内部连接端子33在与芯片层叠体10连接时作为连接部（连接块）发挥作用，经由第二基板30的布线网（未图示）与外部连接端子32电连接。在树脂基板31的第二面31B上固定有具有多个半导体芯片11（11a～11h）的芯片层叠体10。接下来，关于本实施方式的半导体装置的制造方法进行说明。首先，作为第一基板20，准备将PI（聚酰亚胺）等有耐热性的树脂膜21贴附并保持于例如金属框架所得的基板，以能够运送。在此，将在树脂膜21上形成由热硬化性的粘接剂22所得的基板用作第一基板20。在该第一基板20上的预定位置粘接成为层叠体的第一层的半导体芯片11a。第一层半导体芯片11a在树脂膜21的一个平面上按预定间隔排列多个地搭载（图2-1）。实际上在树脂膜上形成有铜箔等的图形，以此为记号地搭载半导体芯片。该图形也能够在切割时使用。此后，在各半导体芯片11a上依次层叠预定层数的半导体芯片（11b～11h）而形成各芯片层叠体10。此时半导体芯片11a～11h对位层叠，使得相互间的连接通过在（硅）贯穿电极12两面分别形成的焊盘电极11p与凸起电极13抵接来实现，形成了芯片层叠体10。接着，在层叠的半导体芯片11a～11h的单面在电连接的焊盘电极(パッド電極)11p以外的场所以多点存在的方式形成有粘接剂14，在层叠半导体芯片11a～11h时，与对象侧的半导本文档来自技高网...

【技术保护点】
一种层叠型半导体装置的制造方法，其特征在于，包括：在采用树脂基板的第一基板上在同一平面上排列并粘接多个第一层的半导体芯片的工序；在所述半导体芯片表面或背面隔着图形化为所期望的图形的感光性粘接膜分别进行至少一层以上的半导体芯片的对位并加热，从而一边形成液状树脂的浸透通路一边局部粘接，在所述半导体芯片上分别层叠至少一层以上的半导体芯片的工序；将所述第一基板切断而分离成各层叠体的工序；进行对位以使在所述层叠体表面形成的电极焊盘部与第二基板的电极焊盘部互相对准，而对置地暂时连接的工序；将所述第二基板及层叠体整体回流焊以将电极焊盘部间电连接的工序；从所述层叠体的所述第一基板侧沿所述层叠体供给液状树脂而对各半导体芯片间以及所述层叠体与所述第二基板间进行树脂密封的工序；和用切割刀片将所述层叠体切断而个片化的工序。

【技术特征摘要】
2013.03.21 JP 058303/20131.一种层叠型半导体装置的制造方法，其特征在于，包括：在采用树脂基板的第一基板上在同一平面上排列并粘接多个第一层的半导体芯片的工序；在所述半导体芯片表面或背面隔着图形化为所期望的图形的感光性粘接膜分别进行至少一层以上的半导体芯片的对位并加热，从而一边形成液状树脂的浸透通路一边局部粘接，在所述半导体芯片上分别层叠至少一层以上的半导体芯片的工序；将所述第一基板切断而分离成各层叠体的工序；进行对位以使在所述层叠体表面形成的电极焊盘部与第二基板的电极焊盘部互相对准，而对置地暂时连接的工序；将所述第二基板及层叠体整体回流焊以将电极焊盘部间电连接的工序；从所述层叠体的所述第一基板侧沿所述层叠体供给液状树脂而对各半导体芯片间以及所述层叠体与所述第二基板间进行树脂密封的工序；和用切割刀片将所述层叠体切断而个片化的工序。2.一种层叠型半导体装置的制造方法，其特征在于，包括：在第一基板上在同一平面上排列并粘接多个第一层的半导体芯片的工序；在所述半导体芯片上分别层叠至少一层以上的半导体芯片的工序；将所述第一基板切断而分离成各层叠体的工序；进行对位以使在所述层叠体表面形成的电极焊盘部与第二基板的电极焊盘...

【专利技术属性】
技术研发人员：佐藤隆夫，福田昌利，
申请(专利权)人：株式会社东芝，
类型：发明
国别省市：日本;JP