无核心集成电路封装系统及其制造方法技术方案

一种用于制造集成电路封装系统的系统和方法，所述方法包括：形成基础衬底，所述形成基础衬底的步骤包括：提供牺牲载体，将金属板安装在所述牺牲载体上，将顶部迹线施加到所述金属板，在所述顶部迹线上形成导电柱，在所述金属板、所述顶部迹线和所述导电柱上形成基础包封件，所述顶部迹线从所述基础包封件的顶面露出，以及移除所述牺牲载体和所述金属板；将集成电路器件安装在所述基础衬底上；以及以顶部包封件来包封所述集成电路器件和所述基础衬底。

【技术实现步骤摘要】
相关申请的夺叉引用 本申请要求2013年3月21日递交的、序号为No. 61/804, 158的美国临时专利申 请的权益，并且该美国临时专利申请的主题内容通过应用被并入本文。
本专利技术一般地涉及集成电路封装系统（integrated circuit packaging system), 并且更具体地，涉及无核心（coreless)集成电路封装系统。
技术介绍
集成电路封装是用于高性能电子系统中以提供应用来在这样的产品中使用的基 础构件（building block)，例如机动车辆、口袋型个人电脑、手机、智能便携式军事设备、航 空航天器有效载荷以及需要支持许多复杂功能的小型紧凑电子装置的众多其他相似的产 品。 小型产品(例如手机）可以包括许多集成电路封装，每个集成电路封装具有不同的 尺寸和形状。装置(例如手机)中的集成电路封装中的每个可以包括大量复杂电路。集成电 路封装中的每个中的电路使用电连接与其他集成电路封装的其他电路一起工作和通信。 产品必须要参加全球市场的竞争并且吸引大量消费者或购买者才能算是成功的。 在降低产品成本、减小产品尺寸的同时在特征、性能和可靠性方面的不断改进以及快速地 可获得以供消费者或购买者购买对产品来说是非常重要的。 产品内部的电路数量和电连接数量对改进任何产品的特征、性能以及可靠性来说 是至关重要的。此外，电路和电连接实现的方式可以确定封装尺寸、封装方法以及各个封装 设计。提供这样的完整方案的尝试尚未获得成功，所述完整方案由于设计灵活性、增加的功 能、杠杆能力（leveragability)以及增加的10连接能力，解决简化制造工艺、更小的尺寸、 更低的成本的问题。 因此，仍存在对集成电路系统提高的产率、热冷却、低轮廓（low profile)、改进的 制造以及改进的可靠性的需求。鉴于持续增加的商业竞争压力连同增长的消费者预期以 及市场中获得有意义的产品差异机会的逐渐减少，找到这些问题的解决办法是越来越关键 的。鉴于持续增加的商业竞争压力连同增长的消费者预期以及市场中获得有意义的产品差 异机会的逐渐减少，找到这些问题的解决办法是越来越关键的。 另外，对于降低成本、提高效率和改善性能以及满足竞争压力的需要为找到这些 问题的答案的关键必要性增添了更大的紧迫性。长久以来一直在寻求对于这些问题的解决 方案，但是之前的发展尚未教导或建议任何解决方案，因此，对于这些问题的解决方案长久 以来一直困惑本领域的技术人员。
技术实现思路
本专利技术提供用于制造集成电路封装系统的方法，所述方法包括：形成基础衬底，所 述形成基础衬底的步骤包括：提供牺牲载体，将金属板安装在所述牺牲载体上，将顶部迹线 (top trace)施加到所述金属板，在所述顶部迹线上形成导电柱（conductive stud),在所述 金属板、所述顶部迹线和所述导电柱上形成基础包封件（base encapsulation),所述顶部 迹线从所述基础包封件的顶面露出，以及移除所述牺牲载体和所述金属板；将集成电路器 件安装在所述基础衬底上；以及以顶部包封件（top encapsulation)来包封（encapsulate) 所述集成电路器件和所述基础衬底。 本专利技术提供集成电路封装系统，所述系统包括：基础衬底，所述基础衬底包括：基 础包封件、嵌入所述基础包封件的顶部迹线以及所述顶部迹线上的导电柱，所述顶部迹线 与所述基础包封件的顶面共面，所述导电柱嵌入所述基础包封件，所述导电柱与所述顶部 迹线共面；所述基础衬底上的集成电路器件；以及包封所述基础衬底和所述集成电路器件 的顶部包封件。 除了以上提及的步骤或元件之外或者替代以上提及的步骤或元件，本专利技术的某些 实施方案具有其他步骤或元件。当参照附图进行以下详细描述时，通过阅读该详细描述，这 些步骤或元件对于本领域的技术人员将变得清楚。 【附图说明】 图1是本专利技术的第一实施方案中的集成电路封装系统沿图2的线1-1的截面图。 图2是集成电路封装系统的顶视图。 图3是本专利技术的第二实施方案中的集成电路封装系统沿图2的线1-1的截面图。 图4是本专利技术的第三实施方案中的集成电路封装系统沿图2的线1-1的截面图。 图5是本专利技术的第四实施方案中的集成电路封装系统沿图2的线1-1的截面图。 图6是在制造的沉积阶段中的图1的基础衬底的一部分。 图7是在制造的基础包封阶段中的图6的结构。 图8是在制造的载体移除阶段中的图7的结构。 图9是在制造的蚀刻阶段中的图8的结构。 图10是在制造的管芯附接阶段中的图9的结构。 图11是在制造的互连件附接阶段中的图10的结构。 图12是在制造的顶部包封阶段中的图11的结构。 图13是在制造的研磨阶段中的图11的结构。 图14是在制造的系统互连阶段中的图13的结构。 图15是用于集成电路封装系统100和集成电路封装系统500的可替换的制造流 程的实施例。 图16是带或晶片级规模（on a strip or wafer-level scale)的集成电路封装系统 的部分视图的实施例。 图17是带或晶片级规模的集成电路封装系统的部分视图的实施例。 图18是图1的导电柱的图1的顶部凹陷的详细视图。 图19是本专利技术的进一步实施方案中的集成电路封装系统的制造方法的流程图。 【具体实施方式】 充分详细地描述以下实施方案，以使得本领域的技术人员能够实现并使用本发 明。要理解的是，其他实施方案基于本公开将是显而易见的，并且可以在不脱离本专利技术的范 围的情况下改变系统、处理或机械。 在以下描述中，给出了许多特定细节，以提供本专利技术的透彻理解。然而，将显而易 见的是，可以在没有这些特定细节的情况下实施本专利技术。为了避免模糊本专利技术，不详细公开 一些公知的电路、系统构造和处理步骤。 示出所述系统的实施方案的附图是半图解式的，并且不按比例绘制，特别是，一些 尺寸在附图中为了呈现的清晰度被放大示出。类似地，尽管附图中的视图为了易于描述通 常示出类似的方位，但是附图中的这一描绘对于大部分是任意的。一般来讲，可以以任意方 位操作本专利技术。 其中，多个实施方案被公开和描述为具有某些共同的特征，为了清楚和便于所述 多个实施方案的图示说明、描述以及理解，类似和相同的特征将会通常逐个以类似的方式 来描述。 为了说明的目的，本文中所使用的术语水平面被定义为与大地的平面或表面平 行的平面，而不管大地的平面或表面的方位如何。术语垂直是指垂直于刚才定义的水平 面的方向。如图所示，诸如在…上面、在…下面、底部、顶部、侧（如侧壁中)、 高于、低于、上部、在…上/上方（over)以及在…下方的术语是相对于水平面 定义的。术语在…上（on)意味着在元件之间存在直接接触。 如本文中所使用的术语处理包括根据形成所描述的结构所需要的进一步的处 理步骤、材料或光阻材料的沉积、图形化、曝光、显影、蚀刻、清洁和/或材料或光阻材料的 去除。 本专利技术的实施方案具有有机或金属板或者这二者组合的牺牲载体，所述牺牲载体 用作底侧封装保护。载体顶部上的引线指（leadfinger)或迹本文档来自技高网...

【技术保护点】
一种用于制造集成电路封装系统的方法，所述方法包括：形成基础衬底，所述形成基础衬底的步骤包括：提供牺牲载体，将金属板安装在所述牺牲载体上，将顶部迹线施加到所述金属板，在所述顶部迹线上形成导电柱，在所述金属板、所述顶部迹线和所述导电柱上形成基础包封件，所述顶部迹线从所述基础包封件的顶面露出，以及移除所述牺牲载体和所述金属板；将集成电路器件安装在所述基础衬底上；以及以顶部包封件来包封所述集成电路器件和所述基础衬底。

【技术特征摘要】
2013.03.21 US 61/804,158;2014.03.15 US 14/214,7651. 一种用于制造集成电路封装系统的方法，所述方法包括： 形成基础衬底，所述形成基础衬底的步骤包括： 提供牺牲载体， 将金属板安装在所述牺牲载体上， 将顶部迹线施加到所述金属板， 在所述顶部迹线上形成导电柱， 在所述金属板、所述顶部迹线和所述导电柱上形成基础包封件，所述顶部迹线从所述 基础包封件的顶面露出，以及 移除所述牺牲载体和所述金属板； 将集成电路器件安装在所述基础衬底上；以及 以顶部包封件来包封所述集成电路器件和所述基础衬底。2. 如权利要求1所述的方法，其中形成所述导电柱的步骤包括在所述导电柱上形成底 部凹陷。3. 如权利要求1所述的方法，其中形成所述导电柱的步骤包括形成与所述顶部迹线共 面的所述导电柱。4. 如权利要求1所述的方法，还包括在所述集成电路器件和所述基础衬底之间形成重 新分布层。5. 如权利要求1所述的方法，其中安装所述集成电路器件的步骤包括在所述集成电路 器件和所述基础衬底之间附接芯片互连件。6. -种用...

【专利技术属性】
技术研发人员：B·T·杜，A·S·川斯珀特，金成洙，A·尤索夫，尹仁相，
申请(专利权)人：新科金朋有限公司，
类型：发明
国别省市：新加坡;SG