半导体装置和制造方法制造方法及图纸

一种半导体装置，包括：第一基板，具有暴露第一电极和第一绝缘膜的接合表面；绝缘薄膜，覆盖该第一基板的该接合表面；以及第二基板，具有暴露第二电极第二绝缘膜的接合表面，在该第二基板的该接合表面和该第一基板的该接合表面接合在一起并在该第二基板的该接合表面和该第一基板的该接合表面之间夹设该绝缘薄膜的状态下该第二基板接合到该第一基板，该第一电极和该第二电极将该绝缘薄膜的一部分变形并且破坏以使该第一电极和该第二电极彼此直接电连接。还公开了半导体装置的制造方法。

【技术实现步骤摘要】

本专利技术涉及，特别是通过以电极彼此电结合的状态接合两 个基板而构造的半导体装置及其制造方法。
技术介绍
迄今，二维结构的半导体装置已经通过引用精细的工艺和改善安装密度而高度集 成，但是在采用上述方法的高度集成二维结构中存在物理上的限制。因此，已经开发了三维 结构的半导体装置以进一步缩小半导体装置的尺寸且进一步提高像素的密度。例如，日本 未审查专利申请公开No. 2006-191081中提出了通过堆叠具有光电转换部的传感器基板和 具有周边电路部分的电路基板且接合两个基板在一起获得的三维结构的半导体装置。 上述的三维结构的半导体装置这样生产，采用两个基板，该两个基板具有暴露Cu 电极和绝缘膜的接合表面，以接合表面彼此面对的状态对齐Cu电极，此外，热处理Cu电 极，由此将这些基板接合在一起。如上所述，通过Cu电极的直接结合（Cu-Cu结合）而堆 叠且接合基板在一起获得三维结构的半导体装置(例如，参见日本未审查专利申请公开 No. 2000-299379、日本未审查专利申请公开No. 2006-522461、日本未审查专利申请公开 No. 2010-129576和日本未审查专利申请公开No. 2012-256736)。
技术实现思路
然而，在上述三维结构的半导体装置中，由于在制造期间在对齐Cu电极时发生的 偏差、Cu电极之间形状或尺寸上的差别等，在Cu电极和绝缘膜之间形成结合表面。在Cu电 极和绝缘膜之间的结合表面中产生空区。因此，存在由于结合表面的接合强度的降低而使 基板分离的问题。 本专利技术考虑上述情况而进行，提供了三维结构的半导体装置，其中基板之间的接 合强度得到改善，从而防止在两个基板接合在一起以结合电极的构造中产生空区。 根据本专利技术第一实施例的半导体装置包括：第一基板，具有暴露第一电极和第一 绝缘膜的接合表面；绝缘薄膜，覆盖第一基板的接合表面；以及第二基板，具有暴露第二电 极和第二绝缘膜的接合表面，在该第二基板的该接合表面和该第一基板的该接合表面接合 在一起并在该第二基板的该接合表面和该第一基板的该接合表面之间夹设该绝缘薄膜的 状态下该第二基板接合到该第一基板，该第一电极和该第二电极将该绝缘薄膜的一部分变 形并且破坏以使该第一电极和该第二电极彼此直接电连接。 绝缘薄膜可为氧化膜。 绝缘薄膜可为氮化膜。 绝缘薄膜可具有层叠结构。 绝缘薄膜可设置成覆盖整个接合表面的状态，并且之后，仅电极之间的接合表面 被变形且被破坏。 第一基板的接合表面和第二基板的接合表面可为平坦化的表面。 根据本专利技术第二实施例的制造方法包括：在覆盖两个基板中至少一个基板的接合 表面的状态下形成绝缘薄膜，其中该两个基板具有暴露电极和绝缘膜的接合表面；设置该 两个基板的接合表面隔着该绝缘薄膜彼此相对；以及在该两个基板上的电极彼此电连接的 状态下使该接合表面隔着该绝缘薄膜对齐，由此接合该两个基板。 接合的该两个基板可被热处理，从而通过变形和移动构成该电极的金属来破坏由 该第一电极和该第二电极夹设的该绝缘薄膜，由此使该第一电极和该第二电极直接接触。 热处理的温度可设定为充分地低于第一电极和第二电极的至少一方的成膜温度。 绝缘薄膜可形成在两个基板二者上。 由相同材料制造的绝缘薄膜可形成在两个基板二者上。 绝缘薄膜可采用原子层沉积形成。 两个基板的接合表面可采用平坦化处理形成。 根据本专利技术，在接合两个基板以使电极彼此连接的构造中，能防止空区产生在结 合界面上，并且因此两个基板之间的结合强度增强，从而能够获得改善可靠性的半导体装 置。 【附图说明】 图1是示出应用本专利技术的半导体装置示例的示意性构造图； 图2是示出根据本实施例的半导体装置构造的主要部分的截面图； 图3A、3B和3C是示出在制造根据本实施例的半导体装置时第一基板(传感器基 板）的(第一）生产顺序的截面工艺图； 图4A和4B是示出在制造根据本实施例的半导体装置时第一基板(传感器基板)的 (第二）生产顺序的截面工艺图； 图5A和5B是示出在制造根据本实施例的半导体装置时第二基板（电路基板)的生 产顺序的截面工艺图； 图6是示出在制造根据本实施例的半导体装置时进行接合的(第一）截面图； 图7是示出在制造根据本实施例的半导体装置时进行接合的(第二）截面图；以及 图8是采用通过本专利技术获得的半导体装置的电子装置的构造图。 【具体实施方式】 在下文，将根据附图以下面的顺序描述本专利技术的实施例。 1.本实施例的半导体装置的示意性构造的示例 2.本实施例的半导体装置的构造 3.在制造本实施例的半导体装置时第一基板(传感器基板）的生产顺序 4.在制造本实施例的半导体装置时第二基板（电路基板）的生产顺序 5.在制造本实施例的半导体装置时基板的接合顺序 6.采用本实施例的半导体装置的电子装置的示例 1.本实施例的半导体装置的示意性构造的示例 图1示出了固态成像设备的示意性构造，作为应用本专利技术的半导体装置的示例。 固态成像设备1是所谓的三维结构的半导体装置，包括作为传感器基板的第一基 板2和以堆叠在第一基板2上的状态相接合的作为电路基板的第二基板7。 在上述的部件当中，第一基板2设置有像素区域4,包括光电转换部的多个像素3 按规则地二维排列在像素区域4中。在像素区域4中，多个像素驱动线5设置在行方向上， 多个垂直信号线6设置在列方向上，并且每一个像素3设置成连接到一条像素驱动线5和 一条垂直信号线6的状态。每一个像素3设置有光电转换部、浮置扩散和由多个晶体管(所 谓的M0S晶体管)构成的像素电路以及电容元件等。同时，像素电路的一部分由多个像素共 享的情况是存在的。 另外，第二基板7设置有周边电路，例如垂直驱动电路8、列信号处理电路9、水平 驱动电路10和系统控制电路11，其中垂直驱动电路8用于驱动第一基板2中设置的各像素 3 〇 2.本实施例的半导体装置的构造 图2是示出根据本实施例的半导体装置构造的主要部分的截面图，并且是图1中 三个像素的截面图。在下文，本实施例的半导体装置的详细构造将根据上述主要部分的截 面图进行描述。 图2所示的半导体装置1是三维结构的固态成像设备，其中第一基板2的接合表 面41和第二基板7的接合表面71以夹设绝缘薄膜12的状态设置为彼此相对，从而使第一 基板2和第二基板7接合在一起。 这里，在第一基板2中，半导体层2a、配线层2b和电极层2c在第二基板7的相对 侧顺序堆叠，此外，电极层2c的表面用作相对于第二基板7的接合表面41。另一方面，在第 二基板7中，半导体层7a、配线层7b和电极层7c在第一基板2的相对侧顺序堆叠，此外，电 极层7c的表面用作相对于第一基板2的接合表面71。 另外，保护膜15、彩色滤光片层17和芯片上透镜19以附图所示的顺序堆叠在第一 基板2的位于第二基板7相反侧的表面上。 接下来，将顺序描述构成第一基板2和第二基板7以及绝缘薄膜12的各层的详细 构造，此外，还将顺序描述保护膜15、彩色滤光片层17和芯片上透镜19的构造。 半导体层2a (本文档来自技高网...

【技术保护点】
一种半导体装置，包括：第一基板，具有暴露第一电极和第一绝缘膜的接合表面；绝缘薄膜，覆盖该第一基板的该接合表面；以及第二基板，具有暴露第二电极和第二绝缘膜的接合表面，在该第二基板的该接合表面和该第一基板的该接合表面接合在一起并在该第二基板的该接合表面和该第一基板的该接合表面之间夹设该绝缘薄膜的状态下该第二基板接合到该第一基板，该第一电极和该第二电极将该绝缘薄膜的一部分变形并且破坏以使该第一电极和该第二电极彼此直接电连接。

【技术特征摘要】
2013.03.22 JP 2013-0606911. 一种半导体装置，包括： 第一基板，具有暴露第一电极和第一绝缘膜的接合表面； 绝缘薄膜，覆盖该第一基板的该接合表面；以及 第二基板，具有暴露第二电极和第二绝缘膜的接合表面，在该第二基板的该接合表面 和该第一基板的该接合表面接合在一起并在该第二基板的该接合表面和该第一基板的该 接合表面之间夹设该绝缘薄膜的状态下该第二基板接合到该第一基板，该第一电极和该第 二电极将该绝缘薄膜的一部分变形并且破坏以使该第一电极和该第二电极彼此直接电连 接。2. 根据权利要求1所述的半导体装置， 其中该绝缘薄膜是氧化膜。3. 根据权利要求1所述的半导体装置， 其中该绝缘薄膜是氮化膜。4. 根据权利要求1所述的半导体装置， 其中该绝缘薄膜具有层叠结构。5. 根据权利要求1所述的半导体装置， 其中该绝缘薄膜设置成覆盖整个接合表面的状态，并且之后，仅电极之间的接合表面 变形且被破坏。6. 根据权利要求1所述的半导体装置， 其中该第一基板的该接合表面和该第二基板的该...

【专利技术属性】
技术研发人员：藤井宣年，萩本贤哉，青柳健一，香川惠永，
申请(专利权)人：索尼公司，
类型：发明
国别省市：日本;JP