固态成像器件以及制造方法和电子设备技术

固态成像器件以及制造方法和电子设备。该固态成像器件包括：基板，其中基板包括：根据像素单元的入射光的光量产生电荷的光电转换部；蓄积部，分割该像素单元在该光电转换部中产生的电荷且蓄积该电荷；第一元件隔离部，形成在该像素单元的该光电转换部的边界处；以及第二元件隔离部，形成在该像素的分割单元的该蓄积部的边界处。

【技术实现步骤摘要】
固态成像器件以及制造方法和电子设备
本公开涉及固态成像器件以及制造方法和电子设备，特别是涉及能够防止传输下降同时抑制灵敏度降低的固态成像器件以及制造方法和电子设备。
技术介绍
近年来，在固态成像器件中，已经考虑通过加大像素尺寸而扩大光接收表面的面积，以便实现高灵敏度。然而，在像素尺寸增加时，传输长度变长，因此传输效率下降。因此，公开了这样的方法，通过分割像素且相对于每个分割的像素设置传输晶体管使传输长度缩短，并且能防止传输效率下降以及降低电压（例如，见日本专利特开第2011-239070号公报）。
技术实现思路
然而，在上述的方法中，因为必须在分割的像素之间形成隔离分割像素的元件隔离部，所以光敏二极管的开口面积减小，并且灵敏度降低。本公开考虑了这样的情形而展开，因此能防止传输下降同时抑制灵敏度降低。根据本公开的第一实施例，所提供的固态成像器件和电子设备的每一个都包括：基板，其中该基板包括：根据像素单元的入射光的光量产生电荷的光电转换部；蓄积部，将该像素单元在该光电转换部中产生的电荷进行分割且将该电荷蓄积；第一元件隔离部，形成在该像素单元的该光电转换部的边界处；以及第二元件隔离部，形成在该像素的分割单元的该蓄积部的边界处。在本公开的第一实施例中，光电转换部根据像素单元的入射光的光量产生电荷，蓄积部分割光电转换部中产生的像素单元的电荷且蓄积该电荷，第一元件隔离部形成在像素单元的光电转换部的边界处，并且第二元件隔离部形成在像素的分割单元的蓄积部的边界处。根据本公开的第二实施例，所提供的固态成像器件的用于制造设备的制造方法包括：在基板上形成光电转换部，该光电转换部根据像素单元的入射光的光量产生电荷；在该基板上形成蓄积部，该蓄积部将该像素单元在该光电转换部中产生的电荷分割且将该电荷蓄积；在该基板上形成第一元件隔离部，该第一元件隔离部形成在该像素单元的该光电转换部的边界处；以及在该基板上形成第二元件隔离部，该第二元件隔离部形成在该像素的分割单元的该蓄积部的边界处。在本公开的第二实施例中，根据像素单元的入射光的光量产生电荷的光电转换部形成在基板上，分割光电转换部中产生的像素单元的电荷且蓄积该电荷的蓄积部形成在基板上，形成在像素单元的光电转换部的边界处的第一元件隔离部形成在基板上，并且形成在像素的分割单元的蓄积部的边界处的第二元件隔离部形成在基板上。根据本公开的第一实施例，能够防止传输的降低且抑制灵敏度的下降。此外，根据本公开的第二实施例，能够制造固态成像器件，其可防止传输的降低且抑制灵敏度的下降。附图说明图1是在背侧照射型的CMOS图像传感器中从像素阵列的光入射侧看的平面图；图2是沿着图1中的线II-II剖取的截面图；图3是示出沿着图2中的线III-III剖取的每个分割像素的电势状态的概略的截面图；图4是示出沿着图2中的线IV-IV剖取的每个分割像素的电势状态的概略的截面图；图5是示出根据应用本公开的第一实施例的背侧照射型的CMOS图像传感器作为固态成像器件的构造示例的框图；图6是在图5中从像素阵列单元的光入射侧看的平面图；图7是沿着图6中的线VII-VII剖取的截面图；图8是示出沿着图7中的线VIII-VIII剖取的每个分割像素的电势状态的概略的截面图；图9是示出沿着图7中线IX-IX剖取的每个分割像素的电势状态的概略的截面图；图10是示出像素阵列单元的光敏二极管周边利用制造设备的制造方法示例的示意图；以及图11是示出作为应用本公开的电子设备的成像器件构造示例的框图。具体实施方式本公开前述图1是在像素分成2×2块时作为固态成像器件的背侧照射型CMOS（互补金属氧化物半导体）图像传感器中像素阵列的光入射侧看的平面图。此外，图2是沿着图1中的线II-II剖取的截面图。在图1中，为了描述的方便，仅示出了设置成像素阵列的像素的2×2块。在图1的示例中，每个像素的设置为拜耳（Bayer）阵列。就是说，左上方的像素11是红色（R）像素，右上方的像素12和左下方的像素13是绿色（G）像素，并且右下方的像素14是蓝色（B）像素。如图1所示，像素11至像素14的每个分成2×2块，并且形成在像素阵列的基板（半导体基板）10上。具体而言，像素11由作为分割像素15-1至15-4的四块形成，并且像素12由作为分割像素15-5至15-8的四块形成。像素13和像素14以相同的方式形成。其后，特别是在分割像素15-1至15-8之间不必区分时，分割像素15-1至15-8统称为分割像素15。类似地，像素11至14统称为像素11A。此外，如图2所示，作为光电转换元件的光敏二极管19等设置在分割像素15的基板10内。而且，在分割像素15的边界处的基板10内，元件隔离部20形成为从基板10的光入射侧（背侧）到其相反侧（表面侧）。这样，因为元件隔离部20设置为从基板10的背侧到其表面侧，所以与不形成元件隔离部20的情况相比，光敏二极管19的开口单元21仅被元件隔离部20减小。结果，灵敏度降低。在图2中，光敏二极管19中叙及的实线是电势的轮廓。此外，如图1和图2所示，遮挡入射光的挡光金属16设置在元件隔离部20的基板10的背侧上。在每个分割像素15的光敏二极管19的基板10的背侧，从基板10侧开始依次设置分配给包括分割像素15的像素11A的滤色器17以及聚集入射光到光敏二极管19的芯片上透镜18。图3是沿着图2中的线III-III剖取的每个分割像素15的电势状态的概略的截面图，并且图4是示出沿着图2中线IV-IV剖取的每个分割像素15的电势状态的概略的截面图。如图3和图4所示，光敏二极管19的电势低，并且元件隔离部20的电势高。而且，元件隔离部20的侧壁之间的电容由于元件隔离部20的形成而增加，并且光敏二极管19的饱和信号量Qs增加。然而，如图3和图4所示，与基板10的表面侧相比，光敏二极管19的电势朝着基板10的背侧变浅。因此，在本公开的实施例中，元件隔离部20仅形成在基板10的表面侧上。这样，甚至在像素11至14分割以防止传输下降时，也能保持光敏二极管19的开口单元21的面积且抑制灵敏度的降低。就是说，能防止传输下降而同时抑制灵敏度的降低。另外，在基板10电势很深且电容易于变大的表面侧上，由于元件隔离部20的侧壁之间的电容饱和信号量Qs增加，并且，在基板10电势浅且电容很难变大的背侧上，由于光敏二极管19的体积能够增加饱和信号量Qs。因此，能够有效提高饱和信号量Qs且改善动态范围。第一实施例根据实施例的固态成像器件的构造示例图5是示出根据应用本公开的第一实施例作为固态成像器件的背侧照射型的CMOS图像传感器构造示例的模块图。CMOS图像传感器100由像素阵列单元111、垂直驱动单元112、列处理单元113、水平驱动单元114、系统控制单元115、像素驱动线116、垂直信号线117、信号处理单元118和数据存储单元119构成。像素阵列单元111、垂直驱动单元112、列处理单元113、水平驱动单元114、系统控制单元115、像素驱动线116、垂直信号线117、信号处理单元118和数据存储单元119形成在图5中没有示出的基板（芯片）上。此外，CMOS图像传感器100不包括信号处理单元118和数据存储单元119，并且例如，信号处理单元118和数据存储本文档来自技高网...

【技术保护点】
一种固态成像器件，包括：基板，其中该基板包括：根据像素单元的入射光的光量产生电荷的光电转换部，蓄积部，将该像素单元在该光电转换部中产生的电荷进行分割且将该电荷蓄积，第一元件隔离部，形成在该像素单元的该光电转换部的边界处，以及第二元件隔离部，形成在该像素的分割单元的该蓄积部的边界处。

【技术特征摘要】
2013.03.18 JP 2013-0545881.一种固态成像器件，包括：基板，其中该基板包括：根据像素单元的入射光的光量产生电荷的光电转换部，蓄积部，将该像素单元在该光电转换部中产生的电荷进行分割且将该电荷蓄积，第一元件隔离部，形成在该像素单元的该光电转换部的边界处，以及第二元件隔离部，形成在该像素的分割单元的该蓄积部的边界处。2.根据权利要求1所述的固态成像器件，其中该光电转换部与该蓄积部相比形成在该入射光照射的一侧，并且该第一元件隔离部与该第二元件隔离部相比形成在该入射光照射的一侧。3.根据权利要求1所述的固态成像器件，还包括：遮光部，设置在该第一元件隔离部的该基板上以遮挡该入射光。4.根据权利要求1所述的固态成像器件，还包括：滤色器，设置在该光电转换部的该基板上以分配到对应于该光电转换部的像素。5.根据...

【专利技术属性】
技术研发人员：世古裕亮，
申请(专利权)人：索尼公司，
类型：发明
国别省市：日本;JP