固态成像器件和电子装置制造方法及图纸

本发明专利技术涉及能降低固态成像器件制造成本的固态成像器件和电子装置。第一基板和第二基板彼此层叠，第一基板具有包含像素阵列单元的像素电路，且第二基板具有在划分区域两边并排布置的第一信号处理电路和第二信号处理电路。第二基板设置有：第一耐湿环，第一耐湿环围绕第一信号处理电路的至少一部分周边；第二耐湿环，第一耐湿环围绕第二信号处理电路的至少一部分周边；第三耐湿环，第三耐湿环在与第一耐湿环和第二耐湿环不同的层中且围绕第二基板的至少一部分周边；和耐湿障壁部，将第一区域与第二区域相互分隔，第一区域位于第一耐湿环与第二耐湿环之间，第二区域至少部分地被第三耐湿环围绕。本发明专利技术例如能应用于诸如CMOS图像传感器等固态成像器件。

Solid state imaging device and electronic device

The invention relates to a solid-state imaging device and an electronic device capable of reducing the manufacturing cost of a solid-state imaging device. The first and second substrates are stacked on each other, a first substrate having a pixel circuit includes a pixel array unit, and the second plate has a first signal processing area on both sides of the second placed side by side circuit and signal processing circuit. The second substrate is provided with a first wet ring, the first wet ring around the first signal processing circuit of at least a portion of the periphery; second wet ring, first wet ring around the second signal processing circuit of at least a portion of the periphery; third wet ring, third resistant to at least a portion of the surrounding wet wet and in different ring ring the first wet ring and second layers and around second substrate; and moisture barrier, the first and second areas separated from each other, the first area is located in the first wet wet ring and second ring between the second regions is at least partially wet ring around third. The invention can be applied to solid state imaging devices such as CMOS image sensors.

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及固态成像器件和电子装置，特别涉及具有堆叠结构的固态成像器件和包括具有堆叠结构的固态成像器件的电子装置。
技术介绍
当制造具有比曝光装置的曝光范围更大的面积的固态成像器件时，通常使用分割曝光(splitexposure)，其将固态成像器件分割成多个区域且对各分割区域进行曝光(例如，参见专利文献1)。此外，为了提高固态成像器件的孔径比，通常使用如下的堆叠技术：该技术将信号处理电路和包括有像素阵列单元的像素电路分别形成在不同的半导体基板上，将两个半导体基板叠置并且将它们电连接(例如，参见专利文献2)。此外，例如，如果制造具有比曝光装置的曝光范围更大的面积的且具有堆叠结构的固态成像器件，那么对各半导体基板进行分割曝光。此外，常规地，已经提出这样的技术：当能够被分离成多个小单元的多芯半导体器件被拆解成多个小单元时，通过在这些芯之间进行连接的互连配线来防止湿气进入所述多芯半导体器件(例如，参见专利文献3)。引用列表专利文献专利文献1：日本专利第2902506号公报专利文献2：日本专利第4497844号公报专利文献3：特开第2013-21131号日本专利申请
技术实现思路
本专利技术要解决的技术问题然而，分割曝光需要根据各分割区域使用不同的光掩模并且在分割区域的连接部处需要高精度地定位；因此，制造工序复杂且制造成本也上升。另一方面，即使试图降低制造成本，与专利文献3中所述的专利技术一样，也需要确保耐湿性并且需要防止固态成像器件可靠性降低。因此，本专利技术旨在能够在不降低固态成像器件可靠性的情况下降低制造成本。技术问题的解决方案本专利技术的第一方面的固态成像器件包括：第一基板，所述第一基板包括具有像素阵列单元的像素电路；和第二基板，所述第二基板包括在划分区域两边并排布置的第一信号处理电路和第二信号处理电路，其中，所述第一基板和所述第二基板是叠置的，且所述第二基板包括：第一耐湿环，所述第一耐湿环围绕所述第一信号处理电路的周边的至少一部分；第二耐湿环，所述第二耐湿环围绕所述第二信号处理电路的周边的至少一部分；第三耐湿环，所述第三耐湿环在与所述第一耐湿环和所述第二耐湿环不同的层中围绕所述第二基板的周边的至少一部分；和障壁部，所述障壁部用于分隔第一区域和第二区域并且具有耐湿性，所述第一区域位于所述第一耐湿环与所述第二耐湿环之间，所述第二区域的周边的至少一部分被所述第三耐湿环围绕。所述障壁部可以包括作为不用来传输信号的配线的伪配线。所述障壁部可以包括形成在多个配线层中的多条所述伪配线和将不同配线层中的所述伪配线连接的过孔。在所述障壁部的至少一部分中，第一配线层中的伪配线和与所述第一配线层相邻的第二配线层中的伪配线能够在所述划分区域延伸的第一方向上或在与所述第一方向垂直的第二方向上被交替地布置。连接所述第一信号处理电路与所述第二信号处理电路的配线能够被形成在所述第一配线层或所述第二配线层中的更靠近所述第三耐湿环的配线层中。所述第二基板还设置有与所述第一耐湿环、所述第二耐湿环之间留有预定空间并且以围绕所述划分区域的周边的至少一部分的方式形成的第四耐湿环，且在所述第一区域与所述第二区域之间能够使所述障壁部将所述第二区域和位于所述第一耐湿环与所述第四耐湿环之间的第三区域分隔，并且将所述第二区域和位于所述第二耐湿环与所述第四耐湿环之间的第四区域分隔。可以通过一次曝光来形成包含所述第一耐湿环和第二耐湿环的层的至少一部分，且通过分割曝光来形成包含所述第三耐湿环和所述障壁部的层。包含所述障壁部的层与相邻的层之间的层间绝缘膜可以由低K膜形成。连接所述第一信号处理电路与所述第二信号处理电路的配线能够形成在包含所述第三耐湿环的层中。可以通过分割曝光来形成像素电路，且通过一次曝光来形成各所述信号处理电路的至少一部分层。本专利技术的第二方面的电子装置包括固态成像器件，所述固态成像器件包括：第一基板，所述第一基板包括具有像素阵列单元的像素电路；和第二基板，所述第二基板包括在划分区域两边并排布置的第一信号处理电路和第二信号处理电路，其中，所述第一基板和所述第二基板是堆叠的，且所述第二基板包括：第一耐湿环，所述第一耐湿环围绕所述第一信号处理电路的周边的至少一部分；第二耐湿环，所述第二耐湿环围绕所述第二信号处理电路的周边的至少一部分；第三耐湿环，所述第三耐湿环在与所述第一耐湿环和所述第二耐湿环不同的层中围绕所述第二基板的周边的至少一部分；和障壁部，所述障壁部将所述第一耐湿环与所述第二耐湿环之间的第一区域与周边的至少一部分被所述第三耐湿环围绕的第二区域分离，并且所述障壁部具有耐湿性。在本专利技术的第一方面和第二方面中，防止了湿气从所述第一耐湿环与所述第二耐湿环之间的第一区域进入至少一部分周边被所述第三耐湿环围绕的第二区域。本专利技术的有益效果根据本专利技术的第一方面或第二方面，能够在不降低固态成像器件可靠性的情况下降低制造成本。附图说明图1是示意性地图示了根据本专利技术的第一实施例的固态成像器件的立体图。图2是图示了根据第一实施例的固态成像器件的像素电路和信号处理电路的具体构造的电路图。图3是图示了根据第一实施例的固态成像器件的信号处理单元的具体构造例的框图。图4示意性地图示了根据第一实施例的固态成像器件的逻辑基板的布局。图5图示了信号处理电路的连接方法的示例。图6用于说明根据第一实施例的固态成像器件的成像处理。图7用于说明左右信号处理电路的设定方法。图8用于说明左右信号处理电路的设定方法。图9用于说明根据第一实施例的固态成像器件的制造方法。图10用于说明根据第一实施例的固态成像器件的制造方法。图11用于说明根据第一实施例的固态成像器件的制造方法。图12用于说明根据第一实施例的固态成像器件的制造方法。图13用于说明根据第一实施例的固态成像器件的制造方法。图14是示意性地图示了根据本专利技术的第二实施例的固态成像器件的立体图。图15用于说明根据第二实施例的固态成像器件的成像处理。图16用于说明根据第二实施例的固态成像器件的制造方法。图17用于说明根据第二实施例的固态成像器件的制造方法。图18用于说明根据第二实施例的固态成像器件的制造方法。图19用于说明根据第二实施例的固态成像器件的制造方法。图20是示意性地图示了根据本专利技术的第三实施例的固态成像器件的立体图。图21是示意性地图示了根据本专利技术的第三实施例的固态成像器件的横截面图。图22图示了信号处理电路的连接方法的示例。图23示意性地图示了当采用像素AD转换技术时的像素基板和逻辑基板的构造例。图24是示意性地图示了被构造为避免电路间配线层的配线与耐湿环之间的干涉的逻辑基板的第一实施例的平面图。图25是示意性地图示了耐湿环的第一实施例的横截面图。图26是示意性地图示了耐湿环的第一实施例的立体图。图27是示意性地图示了被构造为避免电路间配线层的配线与耐湿环之间的干涉的逻辑基板的第二实施例的平面图。图28是示意性地图示了耐湿环的第二实施例的第一横截面图。图29是示意性地图示了耐湿环的第二实施例的第一立体图。图30是示意性地图示了耐湿环的第二实施例的第二横截面图。图31是示意性地图示了耐湿环的第二实施例的第二立体图。图32是示意性地图示了耐湿环的第二实施例的第三横截面图。图33是示意性地图示了耐湿环的第二实施例的第三立体图。图34用于说明耐湿本文档来自技高网...

【技术保护点】
一种固态成像器件，其包括：第一基板，所述第一基板包括具有像素阵列单元的像素电路；和第二基板，所述第二基板包括在划分区域两边并排布置的第一信号处理电路和第二信号处理电路，其中，所述第一基板和所述第二基板是叠置的，且所述第二基板包括：第一耐湿环，所述第一耐湿环围绕所述第一信号处理电路的周边的至少一部分，第二耐湿环，所述第二耐湿环围绕所述第二信号处理电路的周边的至少一部分，第三耐湿环，所述第三耐湿环在与所述第一耐湿环和所述第二耐湿环不同的层中围绕所述第二基板的周边的至少一部分，和障壁部，所述障壁部用于分隔第一区域和第二区域并且具有耐湿性，所述第一区域位于所述第一耐湿环与所述第二耐湿环之间，所述第二区域的周边的至少一部分被所述第三耐湿环围绕。

【技术特征摘要】
【国外来华专利技术】2014.09.09 JP 2014-1833881.一种固态成像器件，其包括：第一基板，所述第一基板包括具有像素阵列单元的像素电路；和第二基板，所述第二基板包括在划分区域两边并排布置的第一信号处理电路和第二信号处理电路，其中，所述第一基板和所述第二基板是叠置的，且所述第二基板包括：第一耐湿环，所述第一耐湿环围绕所述第一信号处理电路的周边的至少一部分，第二耐湿环，所述第二耐湿环围绕所述第二信号处理电路的周边的至少一部分，第三耐湿环，所述第三耐湿环在与所述第一耐湿环和所述第二耐湿环不同的层中围绕所述第二基板的周边的至少一部分，和障壁部，所述障壁部用于分隔第一区域和第二区域并且具有耐湿性，所述第一区域位于所述第一耐湿环与所述第二耐湿环之间，所述第二区域的周边的至少一部分被所述第三耐湿环围绕。2.根据权利要求1所述的固态成像器件，其中，所述障壁部包括作为不用来传输信号的配线的伪配线。3.根据权利要求2所述的固态成像器件，其中，所述障壁部包括形成在多个配线层中的多条所述伪配线和将不同配线层中的所述伪配线连接的过孔。4.根据权利要求3所述的固态成像器件，其中，第一配线层中的所述伪配线和与所述第一配线层相邻的第二配线层中的所述伪配线在所述划分区域延伸的第一方向上或在与所述第一方向垂直的第二方向上被交替地布置在所述障壁部的至少一部分中。5.根据权利要求4所述的固态成像器件，其中，连接所述第一信号处理电路与所述第二信号处理电路的配线形成在所述第一配线层和所述第二配线层中的更靠近所述第三耐湿环的配线层中。6.根据权利要求1所述的固态成像器件，其中，所述第二基板还包括第四耐湿环，所述第四耐湿环与所述第一耐...

【专利技术属性】
技术研发人员：大石秀俊，泉原邦彦，
申请(专利权)人：索尼半导体解决方案公司，
类型：发明
国别省市：日本;JP