一种沟槽功率器件的制造方法技术

本发明专利技术属于半导体功率器件制造技术领域，特别是涉及一种沟槽功率器件的制造方法。本发明专利技术是在器件的U形凹槽内形成场氧化层后，采用光刻胶作为牺牲介质层，通过控制光刻胶曝光和显影的时间，使得显影后的光刻胶仅保留在U形凹槽内，之后刻蚀掉外露的场氧化层，然后剥除光刻胶，再进行栅氧化层的氧化和多晶硅栅极的淀积，最后形成与源区和沟道掺杂区接触的源极金属。本发明专利技术具有工艺过程简单可靠、易于控制等优点，可降低沟槽功率器件的生产成本和提高其成品率。

【技术实现步骤摘要】

本专利技术属于半导体功率器件制造
，特别是涉及。
技术介绍
随着现代微电子技术的不断深入发展，功率MOS晶体管以其输入阻抗高、低损耗、开关速度快、无二次击穿、安全工作区宽、动态性能好、易与前极耦合实现大电流化、转换效率高等优点，逐渐替代双极型器件成为当今功率器件发展的主流。公知的功率器件主要有平面扩散型MOS晶体管和沟槽型MOS晶体管等类型。以沟槽型MOS晶体管为例，该器件因采用了垂直沟道型结构，其面积比平面扩散型MOS晶体管要小很多，所以其电流密度有很大的提闻。沟槽型MOS晶体管的制造方法:如图1所示，首先在该器件内形成U形凹槽，然后在该U形凹槽的表面形成厚场氧化层101，接着淀积多晶硅牺牲介质层102并对多晶硅牺牲介质层进行刻蚀，使得刻蚀后的多晶硅牺牲介质层102仅保留在U形凹槽的特定深度内，之后刻蚀掉外露的厚的场氧化层，再在刻蚀掉的厚场氧化层处氧化形成一层薄栅氧化层103，在形成薄栅氧化层103过程中，会同时在多晶硅牺牲介质层的表面形成氧化层；接下来，如图2所示，采用等离子体刻蚀的方法，刻蚀掉多晶硅牺牲介质层102表面的氧化层，并继续刻蚀掉多晶硅牺牲介质层102，然后刻蚀掉栅氧化层103，再重新进行栅氧化层104的氧化和多晶硅栅极105的淀积，最后再形成源区和源极金属接触。上述沟槽型MOS晶体管器件的制造方法，在进行薄栅氧化层103氧化的同时，会在多晶硅牺牲介质层表面形成氧化层，从而阻断了多晶硅牺牲介质层102与外部电极的连接，为不影响这种连接，需要通过刻蚀掉多晶硅牺牲介质层表面的氧化层，但在进行刻蚀时又会对薄栅氧化层103造成损伤，因此需要同时刻蚀掉多晶硅牺牲介质层102和薄栅氧化层103，再重新进行栅氧化层的氧化和多晶硅栅极的淀积，这就使得该器件的制造工艺十分复杂，不仅制造成本高，而且降低了该器件的成品率。如何克服现有技术的不足已成为当今半导体功率器件制造
中研究的热点之一。。
技术实现思路
本专利技术的目的是为克服现有技术的不足而提供，本专利技术采用光刻胶替代多晶硅作为牺牲介质层，能够简化沟槽功率器件的制造工艺，降低沟槽功率器件的制造成本和提高其成品率。根据本专利技术提出的，其具体步骤包括:(I)在第一种掺杂类型的半导体衬底内进行沟道离子注入，形成第二种掺杂类型的沟道掺杂区；(2)在所述半导体衬底的表面形成硬掩膜层；(3)采用光刻和刻蚀方法，在所述半导体衬底内形成U形凹槽；(4)在所述U形凹槽的表面氧化形成第一层绝缘薄膜；其特征在于还包括:(5)淀积一层光刻胶并曝光、显影，使得显影后的光刻胶仅保留在所述U形凹槽内并位于所述沟道掺杂区的底部；(6)刻蚀掉外露的所述第一层绝缘薄膜；(7)剥除光刻胶；(8)氧化形成第二层绝缘薄膜；(9)淀积第一层导电薄膜并对该第一层导电薄膜进行刻蚀，刻蚀后的所述第一层导电薄膜低于所述半导体衬底的表面；(10)淀积第三层绝缘薄膜并对该第三层绝缘薄膜进行刻蚀，刻蚀后的所述第三层绝缘薄膜低于所述半导体衬底的表面的硬掩膜层；(11)刻蚀掉硬掩膜层；(12)进行离子注入，在所述半导体衬底内所述沟道掺杂区的顶部形成第一种掺杂类型的源区；(13)进行光刻，暴露出部分所述第一种掺杂类型的源区；(14)以光刻胶为掩模刻对暴露出的部分所述第一种掺杂类型的源区进行刻蚀，之后沿着该暴露处进行第二种掺杂类型的离子注入，在所述半导体衬底内形成与外部金属接触的沟道掺杂区的高掺杂浓度的掺杂区；(15)最后去除光刻胶后淀积金属层，形成与所述源区和沟道掺杂区接触的源极金属。本专利技术进一步的优选方案在于:本专利技术步骤(I)和步骤(12)所述第一种掺杂类型为η型掺杂，则步骤(I)和步骤(14)所述第二种掺杂类型为P型掺杂。本专利技术步骤(I)和步骤(12)所述第一种掺杂类型为P型掺杂，则步骤(I)和步骤(14)所述第二种掺杂类型为η型掺杂。本专利技术步骤(4)所述第一层绝缘薄膜的材质为氧化硅，其厚度为20?300纳米。本专利技术步骤(8)所述第二层绝缘薄膜的材质为氧化硅，其厚度为4?30纳米。本专利技术步骤(10)所述第三层绝缘薄膜的材质为氧化硅或者为氮化硅，其厚度为50?500纳米。本专利技术步骤(9)所述第一层导电薄膜的材质为掺杂的多晶硅或者为金属导电材料。本专利技术步骤(I)所述第二种掺杂类型的沟道掺杂区可在步骤(11)所述刻蚀掉硬掩膜层后，采用离子注入方法，在所述半导体衬底内形成。本专利技术的实现原理在于:本专利技术首先是在所述器件的U形凹槽内形成厚场氧化层后，以光刻胶替代传统工艺中多晶硅作为牺牲介质层，再通过控制光刻胶的曝光时间来控制光刻胶光固化反应的深度，然后控制光刻胶显影的时间使得显影后的光刻胶仅保留在U形凹槽的特定深度内，以便刻蚀掉外露的厚的场氧化层，然后剥除光刻胶，再进行栅氧化层的氧化和多晶硅栅极的淀积。本专利技术与现有技术相比其显著优点在于:一是本专利技术对光刻胶的曝光是整个面的曝光，不需要制造掩膜版和进行对准工艺，因此不会增加工艺难度，而且光刻胶的旋涂工艺比多晶硅的淀积工艺易于控制、成本低。二是本专利技术采用的去光刻胶工艺对半导体衬底不会造成损伤，因此不需要进行栅氧化层的预氧化，在去光刻胶后可直接进行栅氧化层的氧化和多晶硅栅极的淀积。表1是在器件U形凹槽的表面形成场氧化层后，本专利技术的沟槽功率器件的制造工艺与现有的沟槽功率器件的制造工艺的主要区别的对比，由表1可知，本专利技术采用光刻胶作为牺牲介质层，虽然光刻工艺会增加曝光步骤，但可省略掉栅氧化层预氧化一个步骤以及氧化层刻蚀两个步骤，在整体上简化和优化了沟槽功率器件的制造工艺，从而可降低沟槽功率器件的生产成本和提闻其成品率。表1:本专利技术工艺与现有技术制造工艺主要区别的对比表本文档来自技高网...

【技术保护点】
一种沟槽功率器件的制造方法，包括以下步骤：（1）在第一种掺杂类型的半导体衬底内进行沟道离子注入，形成第二种掺杂类型的沟道掺杂区；（2）在所述半导体衬底的表面形成硬掩膜层；（3）采用光刻和刻蚀方法，在所述半导体衬底内形成U形凹槽；（4）在所述U形凹槽的表面氧化形成第一层绝缘薄膜；其特征在于还包括：（5）淀积一层光刻胶并曝光、显影，使得显影后的光刻胶仅保留在所述U形凹槽内并位于所述沟道掺杂区的底部；（6）刻蚀掉外露的所述第一层绝缘薄膜；（7）剥除光刻胶；（8）氧化形成第二层绝缘薄膜；（9）淀积第一层导电薄膜并对该第一层导电薄膜进行刻蚀，刻蚀后的第一层导电薄膜低于所述半导体衬底的表面；（10）淀积第三层绝缘薄膜并对该第三层绝缘薄膜进行刻蚀，刻蚀后的第三层绝缘薄膜低于所述半导体衬底的表面的硬掩膜层；（11）刻蚀掉硬掩膜层；（12）进行离子注入，在所述半导体衬底内所述沟道掺杂区的顶部形成第一种掺杂类型的源区；（13）进行光刻，暴露出部分所述第一种掺杂类型的源区；（14）以光刻胶为掩模刻对暴露出的部分所述第一种掺杂类型的源区进行刻蚀，之后沿着该暴露处进行第二种掺杂类型的离子注入，在所述半导体衬底内形成与外部金属接触的沟道掺杂区的高掺杂浓度的掺杂区；（15）最后去除光刻胶后淀积金属层，形成与所述源区和沟道掺杂区接触的源极金属。...

【技术特征摘要】
1.一种沟槽功率器件的制造方法，包括以下步骤: (1)在第一种掺杂类型的半导体衬底内进行沟道离子注入，形成第二种掺杂类型的沟道掺杂区； (2)在所述半导体衬底的表面形成硬掩膜层； (3)采用光刻和刻蚀方法，在所述半导体衬底内形成U形凹槽； (4)在所述U形凹槽的表面氧化形成第一层绝缘薄膜； 其特征在于还包括: (5)淀积一层光刻胶并曝光、显影，使得显影后的光刻胶仅保留在所述U形凹槽内并位于所述沟道掺杂区的底部； (6)刻蚀掉外露的所述第一层绝缘薄膜； (7)剥除光刻胶； (8)氧化形成第二层绝缘薄膜； (9)淀积第一层导电薄膜并对该第一层导电薄膜进行刻蚀，刻蚀后的第一层导电薄膜低于所述半导体衬底的表面； (10)淀积第三层绝缘薄膜并对该第三层绝缘薄膜进行刻蚀，刻蚀后的第三层绝缘薄膜低于所述半导体衬底的表面的硬掩膜层； (11)刻蚀掉硬掩膜层； (12)进行离子注入，在所述半导体衬底内所述沟道掺杂区的顶部形成第一种掺杂类型的源区； (13)进行光刻，暴露出部分所述第一种掺杂类型的源区； (14)以光刻胶为掩模刻对暴露出的部分所述第一种掺杂类型的源区进行刻蚀，之后沿着该暴露处进行第二种掺杂类型的离子注入，在所述半导体衬底内形成与外部金属接触的沟道掺杂区的高掺杂浓度的掺杂...

【专利技术属性】
技术研发人员：刘磊，苗跃，王鹏飞，龚轶，
申请(专利权)人：苏州东微半导体有限公司，
类型：发明
国别省市：江苏;32