本发明专利技术涉及一种具有鳍状体的半导体装置的制造方法，首先于基板上形成一图案化屏蔽，然后于基板内形成凹槽，并于凹槽中填入介电材料，之后将图案化屏蔽移除，并以一种或多种蚀刻工艺来内凹介电材料，其中前述蚀刻工艺的至少其中之一是用以移除沿着凹槽边墙所形成的围栏或防止前述围栏的形成。前述蚀刻工艺可为例如采用NH3与NF3的等离子蚀刻工艺、采用富高分子气体的蚀刻工艺或氢气蚀刻工艺。
【技术实现步骤摘要】
本专利技术是申请日为2010年01月15日，申请号为2010100038886，专利技术名称为“”的专利技术专利申请的分案申请。
本专利技术是关于一种半导体装置，且特别是关于应用含氮内衬层以改善隔离结构的制造方法。
技术介绍
今用于制造超大规模集成电路(ultra-largescale integrated circuit, ULSI)的主要半导体技术为金属氧化物半导体场效应晶体管(MOSFET)技术。过去数十年来，由于金属氧化物半导体场效应晶体管尺寸的缩小，已使组件的操作速度、性能、电路密度以及每单位效能所花费的成本均获得持续性的改善。然而，随着传统基体金属氧化物半导体场效应晶体管(bulkMOSFET)内栅极长度的缩小，源极和漏极与其间通道的相互作用逐渐增加，并逐渐影响到通道电位，因此栅极长度小的晶体管容易遭受栅极对其通道的开启与关闭状态的控制能力不足的问题。如有关短通道长度的晶体管所减少对栅极控制的现象，即所谓短通道效应，而增加基体掺杂浓度、降低栅极氧化层厚度以及使用超浅源极/漏极接面，均可抑制该短通道效应。然而，当组件尺寸进入次20纳米时代(N2x nm regime),研究表示包含使用鳍式场效晶体管(fin field-effect transistors, finFETs)在内的多种方法,得以改善短通道效应。一般而言，鳍状体是以在硅基板上蚀刻凹槽所形成，其采用临场蒸气产生技术(in — situ steam generation, ISSG)沿着凹槽边墙形成一内衬层氧化物，然后以高密度等离子(high-density plasma, HDP)氧化物或高纵横比工艺(high-aspect-ratioprocess, HARP)氧化物来填入凹槽，而一般会使用回蚀工艺来对凹槽中的氧化物进行内凹(recess)步骤，从而形成鳍状体。在回蚀工艺中，由于内衬层氧化物与高密度等离子/高纵横比工艺氧化物间的蚀刻速率的不同，因此，氧化物围栏常沿着凹槽边墙形成。这些氧化物围栏可能导致更薄的栅极氧化层或底部氧化层，并可能对鳍式场效晶体管的栅极漏电现象造成不利的影响。因此，形成无氧化物围栏或缩小的氧化物围栏的半导体装置的结构以及方法是必要的。
技术实现思路
本专利技术的一实施例提供一种。首先，提供一基板，并形成一个或多个鳍状体于此基板上，然后在相邻的鳍状体间所构成的区域内填入介电材料，随后内凹介电材料，且未导致沿着鳍状体边墙形成的围栏的生成。内凹介电材料的方法，可使用例如包含采用NH3与NF3的等离子蚀刻工艺、采用富高分子气体的蚀刻工艺或氢气蚀刻工艺之中的一种或多种蚀刻工艺。根据本专利技术的另一实施例，本专利技术提供一种制造半导体装置的方法。首先，提供一基板，并形成一个或多个凹槽于基板内，然后把介电材料填入凹槽的一部分，再内凹介电材料以致围栏余留在沿着凹槽的边墙，随后移除这些围栏。移除这些围栏的方法，可使用例如包含采用NH3与NF3的等离子蚀刻工艺、采用富高分子气体的蚀刻工艺或氢气蚀刻工艺之中的一种或多种蚀刻工艺。根据本专利技术的又一实施例，本专利技术提供一种制造半导体装置的方法。首先，提供一内部具有一凹槽的基板，于凹槽内填入介电材料，并执行第一蚀刻步骤以内凹介电材料，使得介电材料的顶面低于基板的顶面，然后执行第二蚀刻步骤以移除沿着凹槽边墙的介电材料。第二蚀刻步骤可包含例如采用NH3与NF3的等离子蚀刻工艺、采用富高分子气体的蚀刻工艺或氢气蚀刻工艺之中的一种或多种蚀刻工艺。【附图说明】为让本专利技术的上述和其它目的、特征、优点与实施例能更明显易懂，所附附图的说明如下:图1-5是绘示依照本专利技术一实施例的一种形成鳍状体的方法；图6是绘示依照本专利技术一实施例的另一种形成鳍状体的方法。【主要组件符号说明】102:半导体基板 104:图案化屏蔽202:凹槽204:鳍状体206:绝缘部402:凹陷处404:氧化物围栏【具体实施方式】如图1-5所示为依照本专利技术一实施例的一种制造绝缘结构的中间阶段，本专利技术的一些实施例特别有益于制造可应用的半导体(如:硅)鳍状物，例如鳍式场效晶体管(finFETs)，而本专利技术的其它实施例则可用在其它类型的装置。此外，诸如参考数字为指定特定组件之用…等，则应用在本专利技术的各种实施例中皆准。首先，图1所示为依照本专利技术一实施例的半导体基板102，此半导体基板102具有一图案化屏蔽104于其上。此半导体基板102可包含如经掺杂或未经掺杂的基体硅，或绝缘体上半导体(semiconductor on insulator, SOI)基板的主动层。一般而言，绝缘体上半导体基板包含一层形成于绝缘层上的半导体材料(如:硅)层，而绝缘层可为埋入式氧化层(buried oxide, BOX)或氧化娃层,且此绝缘层形成于基板上,如娃基板或玻璃基板,亦可使用其它种基板，如多层状基板或梯度基板。图案化屏蔽104定义出绝缘凹槽于随后的工艺步骤中将形成的样式，且此图案化屏蔽104包含由一层或多层介电层所组成的硬屏蔽。举例而言，此硬屏蔽可为例如由热氧化法、化学气相沉积法(CVD)或类似方法所形成的二氧化硅层或氮化硅层，且此硬屏蔽亦可由其它介电材料所形成，如氮氧化硅。此外，也会采用如二氧化硅层与氮化硅层的多层硬屏蔽。再者，亦会采用其它材料如金属、氮化金属、氧化金属或其它类似材料；举例而言，此硬屏蔽可由钨所形成。接着，如图1所示，图案化屏蔽104是利用如已知的光刻技术来进行图案化。一般而言，光刻技术包含沉积光阻材料，并配合所需图形以进行紫外线照射。随后，经显影移除部份光阻材料，而留存的光阻材料在后续的步骤(例如:蚀刻)中能保护位于其下的材料。在此步骤中，光阻材料是用以形成图案化屏蔽104，使图案化屏蔽104得以定义出绝缘凹槽的图案。图2是依照本专利技术一实施例绘示一种位于半导体基板102中的凹槽202的结构。此半导体基板102暴露的部分可经蚀刻形成如图2所示的半导体基板102中的凹槽202。半导体基板102可以例如HBr/02、HBr/Cl2/02或SF6/C12等离子来进行蚀刻。具体地来说，在半导体基板102中相邻凹槽202之间的区域形成了鳍状体204。在本专利技术一实施例中，凹槽202的深度介于约500A和约IOOOOA之间。依照本专利技术一实施例，绝缘部206是以介电材料填入凹槽202所形成，且凹槽202可通过形成一介电层于图案化屏蔽104上而实质上填满凹槽202的方式来填入介电材料。在本专利技术一实施例中，前述介电层包含一二氧化硅层，此二氧化硅层可采用以下步骤来形成:首先，沿着边墙形成一采用临场蒸气产生技术(ISSG)的氧化层，随后以具有SiH4与氧气的混合物的化学气相沉积法来形成一高密度等离子(HDP)氧化层。在本专利技术一实施例中，介电层的厚度介于约500A和约IOOOOOA之间。然后，执行平坦化工艺以移除多余的材料，其中前述介电层可以例如采用氧化物研衆的化学机械研磨法(chemical-mechanical polishing, CMP)来使其平坦化,其中图案化屏蔽104可作为蚀刻停止层。图3是依照本专利技术一实施例绘示一种经移除图案化屏蔽104后的结构，此图案化屏蔽104可以例如采用磷酸溶液的浸湿工艺来移除。图4是依照本专利技术一实施例绘示一种经第一回蚀步骤在绝缘部20本文档来自技高网...
【技术保护点】
一种半导体装置的制造方法，其特征在于，包含：提供一基板；于该基板内形成一个或多个鳍状体；于形成一个或多个所述鳍状体后，于所述鳍状体中相邻数者间的区域内填入二氧化硅；以及执行一第一蚀刻步骤，用以内凹该二氧化硅以致沿着所述鳍状体的边墙所残留的所述二氧化硅形成围栏，并形成一凹陷处；以及执行一第二蚀刻步骤，用以完全移除所述围栏，其中该第二蚀刻步骤采用NH3与NF3的等离子蚀刻工艺，该NF3与NH3化合成等离子型态，使得NH4F及NH4F.HF产生，而该NH4F及NH4F.HF与二氧化硅起反应，生成固态的(NH4)2SiF6，该固态的(NH4)2SiF6形成于该凹陷处的底部。
【技术特征摘要】
2009.01.26 US 61/147,164;2009.11.12 US 12/617,4631.一种半导体装置的制造方法，其特征在于，包含: 提供一基板； 于该基板内形成一个或多个鳍状体； 于形成一个或多个所述鳍状体后，于所述鳍状体中相邻数者间的区域内填入二氧化娃;以及 执行一第一蚀刻步骤，用以内凹该二氧化硅以致沿着所述鳍状体的边墙所残留的所述二氧化硅形成围栏，并形成一凹陷处；以及 执行一第二蚀刻步骤，用以完全移除所述围栏，其中该第二蚀刻步骤采用NH3与NF3的等离子蚀刻工艺，该NF3与NH3化合成等离子型态，使得NH4F及NH4F.HF产生，而该NH4F及NH4F.HF与二氧化硅起反应，生成固态的(NH4)2SiF6,该固态的(NH4)2SiF6形成于该凹陷处的底部。2.根据权利要求1所述的半导体装置的制造方法，其特征在于，该第二蚀刻步骤包含: 执行一氢气蚀刻工艺。3.根据权利要求1所述的半导体装置的制造方法，其特征在于: 该第一蚀刻步骤与该第二蚀刻步骤为一单一的连续蚀刻步骤。4.根据权利要求3所述的半导体装置的制造方法，其特征在于，该单一蚀刻步骤包含: 执行一采用富高分子气体的蚀刻工艺。5.根据权利要求3所述的半导体装置的制造方法，其特征在于，该单一蚀刻步骤包含: 执行一氢气蚀刻工艺。6.一种半导体装置的制造方法，其特征在于，包含: 提供一基板； 于该基板内形成一个或多个凹槽； 于形成一个或多个凹槽后，于该一个或多个凹槽内的至少一部分填入二氧化硅；内凹该一个或...
【专利技术属性】
技术研发人员：陈能国，曾国华，蔡正原，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。