【技术实现步骤摘要】
半导体器件和包括该半导体器件的集成装置
本技术涉及半导体器件和包括该半导体器件的集成装置，尤其涉及一种与MOS驱动器电路集成在一起的具有低栅极电荷(Qg)和改善的耐用性的超结器件和包括该超结器件的集成装置。
技术介绍
超结器件采用的想法是通过在该区域附近添加相反极性的电荷来补偿通态电流路径中低Rdsmi值所需的剩余电荷。一般用于垂直器件的结构采用垂直的η掺杂柱和P掺杂柱，通过沟槽刻蚀和再填充来形成所述η掺杂柱和P掺杂柱，或者通过多次外延布置来形成所述η掺杂柱和P掺杂柱。超结器件的发展通常至少必须权衡击穿电压、Rdsm1、雪崩耐量、整流行为和制造窗□。这些权衡主要受到对P柱和η柱以及补偿结构和基底材料之间的层的掺杂的所有几何维度定尺寸的限制。由于这是一个多维优化问题，因此找到非常符合应用要求的器件设计是困难且具有挑战性的。对于超结晶体管的快速开关来说，期望具有低栅极电荷。这降低了开关损耗、驱动损耗并有利于驱动器概念。例如，在驱动器之后用于将高峰值电流提供给开关晶体管的栅极的升压器可以被省略。由此，可以节省开发成本、板空间、在冷却方面花费的精力，还可以节省额外...
【技术保护点】
一种半导体器件，包括：衬底；位于所述衬底上的缓冲层；补偿区，其包括位于所述缓冲层上的p区和n区；以及位于所述补偿区上的多个晶体管单元，所述多个晶体管单元的每一个包括源区、体区、栅电极、以及至少在栅电极和体区之间形成的栅极电介质，其特征在于，所述栅电极具有等于或小于相邻晶体管单元之间的间距的三分之一的宽度。
【技术特征摘要】
1.一种半导体器件，包括: 衬底； 位于所述衬底上的缓冲层； 补偿区，其包括位于所述缓冲层上的P区和η区；以及 位于所述补偿区上的多个晶体管单元，所述多个晶体管单元的每一个包括源区、体区、栅电极、以及至少在栅电极和体区之间形成的栅极电介质， 其特征在于，所述栅电极具有等于或小于相邻晶体管单元之间的间距的三分之一的宽度。2.根据权利要求1所述的半导体器件，其特征在于，所述半导体器件还包括用于将栅电极电连接到外部的栅极焊盘，所述栅极焊盘的尺寸为≤200 UmX 300 μ m。3.根据权利要求1所述的半导体器件，其特征在于，所述栅极电介质具有<2 μπι的厚度。4.根据权利要求3所述的半导体器件，其特征在于，所述栅极电介质具有<50 nm的厚度。5.根据权利要求4所述的半导体器件，其特征在于，所述栅极电介质具有<35 nm的厚度。6.根据权利要求1所述的半导体器件，其特征在于，所述缓冲层具有为所述晶体管单元的所述缓冲层、所述补偿区以及所述源区和体区的总体厚度的至少25%的厚度。7.根据权利要求1所述的半导体器件，其特征在于，所述缓冲层具有为所述晶体管单元的所述缓冲层、所述补偿区以及所述源区和体区的总体厚度的至少30%的厚度。8.根据权利要求1所述的半导体器件，其特征在于，所述缓冲层具有为所述晶体管单元的所述缓冲层、所述补偿区以及所述源区和体区的总体厚度的至少1/3的厚度。9.根据权利要求1所述的半导体器件，其特征在于，所述缓冲层具有在所述晶体管单元的所述缓冲层、所述补偿区以...
【专利技术属性】
技术研发人员：F希尔勒，U瓦尔，
申请(专利权)人：英飞凌科技奥地利有限公司，
类型：新型
国别省市：奥地利;AT
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。