初始化数字像素阵列存储器的装置制造方法及图纸

本发明专利技术涉及集成电路中的CMOS图像传感器设计领域，为解决数字像素CMOS图像传感器由于复位时的较大的电压降导致芯片功能失效的问题。为此，本发明专利技术采取的技术方案是，初始化数字像素阵列存储器装置，其数字像素结构为：光电二极管的P型掺杂区接地、N区连接复位管的源端，复位管的漏端连接电源；比较器的正端连接至参考电位VREF；比较器的输出驱动一个反相器，反相器的输出控制像素内部存储器的写使能端WR；选通信号RD_EN驱动选通晶体管MRD的栅端，控制像素内部存储器的输出端口OUT与外部列数据总线之间的连接性；增加一个用户可控制引脚PD_RST。本发明专利技术主要应用于数字电路设计。

【技术实现步骤摘要】
初始化数字像素阵列存储器的装置
本专利技术涉及集成电路中的CMOS图像传感器设计领域，尤其涉及使用电路设计的方法对数字像素CMOS图像传感器中的像素内部存储器进行初始化。具体讲，涉及初始化数字像素阵列存储器的装置。技术背景数字像素(Digital Pixel)是一种在像素内部集成数模转换功能，能够在像素级直接提供数字输出的像素结构。与传统的模拟有源像素相比，数字像素不需要额外的模数转换功能，因而有利于提高读出速率，降低设计复杂度。典型的数字像素结构如图1所示。光电二极管的P型掺杂区接地、N区连接复位管的源端，复位管的漏端连接电源；复位管是N型金属-氧化物-半导体晶体管，其栅端连接复位信号RST ;光电二极管的N区连接至比较器的负端，比较器的正端连接至参考电位VREF ;比较器的输出驱动一个反相器，反相器的输出控制像素内部存储器的写使能端WR;像素内部存储器在WR为高电位时接收外部全局计数器的计数值，计数值由IN端口被写入像素内部存储器；选通信号RD_EN驱动选通晶体管MRD的栅端，控制像素内部存储器的输出端口 OUT与外部列数据总线之间的连接性。数字像素开始工作时，RST信号本文档来自技高网...

【技术保护点】
一种初始化数字像素阵列存储器的装置，其特征是，数字像素结构为：光电二极管的P型掺杂区接地、N区连接复位管的源端，复位管的漏端连接电源；复位管是N型金属‑氧化物‑半导体晶体管，其栅端连接复位信号RST；光电二极管的N区连接至比较器的负端，比较器的正端连接至参考电位VREF；比较器的输出驱动一个反相器，反相器的输出控制像素内部存储器的写使能端WR；像素内部存储器在WR为高电位时接收外部全局计数器的计数值，计数值由IN端口被写入像素内部存储器；选通信号RD_EN驱动选通晶体管MRD的栅端，控制像素内部存储器的输出端口OUT与外部列数据总线之间的连接性；增加一个用户可控制引脚PD_RST，使该信号与由...

【技术特征摘要】
1.一种初始化数字像素阵列存储器的装置，其特征是，数字像素结构为:光电二极管的P型掺杂区接地、N区连接复位管的源端，复位管的漏端连接电源；复位管是N型金属-氧化物-半导体晶体管，其栅端连接复位信号RST ;光电二极管的N区连接至比较器的负端，比较器的正端连接至参考电位VREF ;比较器的输出驱动一个反相器，反相器的输出控制像素内部存储器的写使能端WR;像素内部存储器在WR为高电位时接收外部全局计数器的计数值，计数值由IN端口被写入像素内部存储器；选通信号RD_EN驱动选通晶体管MRD的栅端，控制像素内部存储器的输出端口 OUT与外部列数据总线之...

【专利技术属性】
技术研发人员：姚素英，李渊清，徐江涛，史再峰，高静，高志远，聂凯明，
申请(专利权)人：天津大学，
类型：发明
国别省市：天津;12