一种沟槽DMOS器件及其制作方法技术

一种沟槽型DMOS器件及其制作方法，该DMOS器件中将栅极沟槽从位于衬底上方的介质层中开始往衬底延伸，使得栅极多晶硅的有效截面积增加，从而减少了栅极电阻Rg。同时在本发明专利技术的制作方法中，由于在沟槽刻蚀之前就已经覆盖了介质层，因而取消了原先的源极注入工艺，转而将该源注入工艺和导电通孔在一次光刻中进行，减少了一步光刻，从而使得整个工艺更加简单。

【技术实现步骤摘要】
一种沟槽DMOS器件及其制作方法
本专利技术涉及一种MOSFET晶体管，具体地说，是一种沟槽性DMOS器件及其制作方法。
技术介绍
DMOS(双扩散型MOS)晶体管是MOSFET(金属氧化物半导体场效应晶体管)型的晶体管，其使用在相同边缘上对准的两个序列扩散步骤来形成晶体管的沟道区域。DMOS晶体管通常是高电压高电流的器件，在功率集成电路中用作分立的晶体管或元件。DMOS晶体管对于每个具有低前向压降的单元面积可以提供高电流。典型的分立的DMOS晶体管结构包括两个或多个并行制造的单DMOS晶体管单元。单DMOS晶体管单元共享一个公共漏极触点(衬底)，而其源极共同与金属短接且其栅极公共被多晶硅短接。因此，即使分立的DMOS电路由较小的晶体管阵列构成，它运行起来也如单个大晶体管一样。对于分立的DMOS电路，当晶体管矩阵通过栅极接通时，希望能够使每个单元面积上的导电性达到最大。DMOS晶体管的-个具体型是所谓的沟槽DMOS晶体管，其中沟道出现在从源极向漏极延伸的沟槽的内壁上，且栅极形成在沟槽内。与薄氧化物层形成一条直线且填充有多晶硅的沟槽比垂直DMOS晶体管结构允许有较少的受限电流流动，从而提供了较低的特定导通电阻值。沟槽DMOS晶体管的例子在美国专利5,072,266、5,541,425和5,866,931中公开。图1示出了半六边形形状的现有技术的沟槽DMOS结构21。该结构包括n+衬底23，其上生长一具有预定深度depi的轻微掺杂n外延层25。在外延层25内，提供p主体区域27(p,p+)。如图中所示，p主体区域27是充分平坦的〈除了中央区域内)，位于距离外延层27顶部表面之下dmin处。覆盖大部分p主体区域27的另一层28（n+）作为源极。在外延层中设置一系列六边形的沟槽29，开口朝向顶部，具有一预定的深度dtr。沟槽29里典型地衬着氧化物，由有导电性的多晶硅填充，形成DMOS器件的栅极。沟槽29限定了元件区域31，该元件区域31在水平横截面内也呈六边形。在元件区域31内，p主体区域27上升至外延层的顶部表面，并在元件区域31的顶部表面上的水平横截面内形成一暴露图案33。在示出的具体设计中，p主体区域27的p+中心部分向外延层的表面之下延伸深度dmax，其远大于晶体管元件的沟槽深度dtr，以使击穿电压远离沟槽表面，而进入到半导体材料体中。对于DMOS器件来说，栅极电阻决定了器件所能输出能力，通常为了得到大的输出电流，需要尽可能的减少栅极电阻Rg。现有的方法中，一种是通过增加沟槽的数量来减少Rg，然而这种方法对Rg的优化有限，而且随着沟槽的增加，不仅器件的尺寸会增加，其制作工艺也会变得更加复杂。因此如何减少栅极电阻Rg，已经成为业界一个普遍关注的问题。
技术实现思路
有鉴于此，本专利技术的目的在于提出一种沟槽DMOS器件的结构以及制造这种DMOS器件的方法，该DMOS器件具有更低的栅极电阻Rg，该制作方法提供了制作上述沟槽DMOS器件的方案，并且相比较现有工艺，该制作方法采用更少的光刻工艺，节约成本。根据本专利技术的目的提出的一种沟槽型DMOS器件，包括：第一导电类型的衬底，该衬底作为所述器件的公共漏极区；形成于所述衬底中的具有第二导电类型的有源区；在所述衬底上的第一介质层；以所述第一介质层表面延伸到所述衬底的多个沟槽，该多个沟槽包括相互连通的分布在所述有源区的至少一个第一沟槽和位于有源区外的第二沟槽；填充于该多个沟槽中的导电材料；设于多数导电材料和沟槽槽壁之间的氧化层；位于有源区内邻近所述第一沟槽的源极区；覆盖所述第一介质层和多个沟槽的第二介质层；覆盖所述第二介质层上的金属层，该金属层包括彼此绝缘的第一电极区和第二电极区，所述第一电极区通过贯穿第一介质层和第二介质层的第一导电柱与所述源极区进行电连接，形成源极；所述第二电极区通过贯穿第二介质层的第二导电柱与所述第二沟槽中的导电材料进行电连接，形成栅极。优选的，所述沟槽的深度大于所述有源区的深度。优选的，所述衬底为N型衬底，所述有源区为P型有源区，所述源极区为重掺杂的N型区。优选的，所述有源区底部正对于所述源极区下方，还设有重掺杂的P型区。优选的，所述沟槽中的导电材料为多晶硅，所述氧化层为氧化硅。优选的，所述第一导电柱和第二导电柱为钨。优选的，所述衬底进一步包括多个P型分压环，设置于所述有源区的周围。优选的，所述沟槽中的导电材料顶部，进一步包括氧化层，将所述导电材料与第二介质层隔绝。优选的，所述第一介质层包括硼磷硅玻璃层和采用硅酸乙酯形成的氧化硅层。根据本专利技术的另一目的提出的一种制作如上所述的沟槽型DMOS器件的方法，包括步骤：有源区工艺：在第一导电型衬底上进行第二导电型掺杂，形成有源区；沟槽刻蚀工艺：在上述衬底上制作第一介质层，并在第一介质层中刻蚀出多个沟槽，该多个沟槽从第一介质层表面延伸至衬底内部，并分为分布在有源区的至少一个第一沟槽和分布在非有源区的第二沟槽；栅氧及栅多晶硅工艺：在所述沟槽的沟槽壁上形成氧化层，并在沟槽中填充多晶硅；导电通孔工艺：在所述第一介质层及沟槽表面沉积第二介质层，并对第二介质层进行刻蚀，制作出贯穿第二介质层、第一介质层直至衬底的第一导电通孔，和贯穿第二介质层直至第二沟槽中的第二导电通孔，该第一导电通孔与第一沟槽的位置相邻；源极区及导电柱工艺：通过所述第一导电通孔对有源区进行第一导电型重掺杂，形成源极区，在所有导电通孔中填充钨，形成第一导电柱和第二导电柱；金属层工艺：在所述第二介质层上沉积金属层，并刻蚀分为第一电极区和第二电极区，所述第一电极区通过第一导电柱与所述源极区进行电连接，形成源极；所述第二电极区通过第二导电柱与所述第二沟槽中的导电材料进行电连接，形成栅极。优选的，所述有源区工艺中，还包括在衬底有源区周围制作多个分压环的工艺。优选的，所述源极区及导电柱工艺中，还包括在填充钨之前，通过第一导电通孔在有源区底部进行第二导电型重掺杂，该第二导电型重掺杂区形成在所述源极区的下方。本专利技术提出的沟槽DMOS器件中，作为栅极区主体的沟槽是从第一介质层表面延伸至衬底，相比较现有的只在衬底中制作得到的沟槽，本专利技术的沟槽使得栅极多晶硅具有更大的截面积，从而有效减少了栅极电子Rg。并且在制作该器件时，将源极区的注入直接利用导电通孔进行，省略一步源注入的光刻，从而节省了生产工艺。附图说明为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1是一种现有的沟槽型DMOS器件的结构示意图；图2是本专利技术的沟槽型DMOS器件结构示意图；图3本专利技术制作沟槽型DMOS器件的流程示意图；图4A-4F是上述方法中对应的器件剖面图。具体实施方式介于现有技术中，对于沟槽型DMOS器件很难有效减小栅极电阻Rg的难题，本专利技术提出了一种沟槽型DMOS器件及其制作方法。在本专利技术中，将栅极沟槽从位于衬底上方的介质层中开始往衬底延伸，使得栅极多晶硅的有效截面积增加，从而减少了栅极电阻Rg。另外在制作上述器件时，由于在沟槽刻蚀之前就已经覆盖了介质层，因而取消了原先的源极注入工艺，本文档来自技高网...

【技术保护点】
一种沟槽型DMOS器件，其特征在于，包括：第一导电类型的衬底，该衬底作为所述器件的公共漏极区；形成于所述衬底中的具有第二导电类型的有源区；在所述衬底上的第一介质层；以所述第一介质层表面延伸到所述衬底的多个沟槽，该多个沟槽包括相互连通的分布在所述有源区的至少一个第一沟槽和位于有源区外的第二沟槽；填充于该多个沟槽中的导电材料；设于多数导电材料和沟槽槽壁之间的氧化层；位于有源区内邻近所述第一沟槽的源极区；覆盖所述第一介质层和多个沟槽的第二介质层；覆盖所述第二介质层上的金属层，该金属层包括彼此绝缘的第一电极区和第二电极区，所述第一电极区通过贯穿第一介质层和第二介质层的第一导电柱与所述源极区进行电连接，形成源极；所述第二电极区通过贯穿第二介质层的第二导电柱与所述第二沟槽中的导电材料进行电连接，形成栅极。

【技术特征摘要】
1.一种沟槽型DMOS器件，其特征在于，包括：第一导电类型的衬底，该衬底作为所述器件的公共漏极区；形成于所述衬底中的具有第二导电类型的有源区；在所述衬底上的第一介质层；以所述第一介质层表面延伸到所述衬底的多个沟槽，该多个沟槽包括相互连通的分布在所述有源区的至少一个第一沟槽和位于有源区外的第二沟槽；填充于该多个沟槽中的导电材料；设于所述导电材料和沟槽槽壁之间的氧化层；位于有源区内邻近所述第一沟槽的源极区；覆盖所述第一介质层和多个沟槽的第二介质层；覆盖所述第二介质层上的金属层，该金属层包括彼此绝缘的第一电极区和第二电极区，所述第一电极区通过贯穿第一介质层和第二介质层的第一导电柱与所述源极区进行电连接，形成源极；所述第二电极区通过贯穿第二介质层的第二导电柱与所述第二沟槽中的导电材料进行电连接，形成栅极。2.如权利要求1所述的沟槽型DMOS器件，其特征在于：所述沟槽的深度大于所述有源区的深度。3.如权利要求1所述的沟槽型DMOS器件，其特征在于：所述衬底为N型衬底，所述有源区为P型有源区，所述源极区为重掺杂的N型区。4.如权利要求3所述的沟槽型DMOS器件，其特征在于：所述有源区底部正对于所述源极区下方，还设有重掺杂的P型区。5.如权利要求1所述的沟槽型DMOS器件，其特征在于：所述沟槽中的导电材料为多晶硅，所述氧化层为氧化硅。6.如权利要求1所述的沟槽型DMOS器件，其特征在于：所述第一导电柱和第二导电柱为钨。7.如权利要求1所述的沟槽型DMOS器件，其特征在于：所述衬底进一步包括多个P型分压环，设置于所述有源区的周围。8.如权利要求1所述的沟槽型DMOS器件，其特征在于：所述沟槽中的导电材料顶部，进...

【专利技术属性】
技术研发人员：卞铮，
申请(专利权)人：无锡华润上华半导体有限公司，
类型：发明
国别省市：江苏;32