薄体MOSFET的阈值电压调节制造技术

一种结构包括：衬底；在衬底上设置的晶体管，该晶体管包括由用碳注入的硅构成的鳍片；以及栅极介质层和栅极金属层，覆盖鳍片的限定晶体管的沟道的部分。在该结构中，选择在鳍片中的碳浓度以建立晶体管的期望的电压阈值。还公开了制备鳍片FET晶体管的方法。同样公开了具有碳注入的阱的平面晶体管，其中选择在阱中的碳浓度以建立晶体管的期望的电压阈值。

【技术实现步骤摘要】
【国外来华专利技术】【专利摘要】一种结构包括：衬底；在衬底上设置的晶体管，该晶体管包括由用碳注入的硅构成的鳍片；以及栅极介质层和栅极金属层，覆盖鳍片的限定晶体管的沟道的部分。在该结构中，选择在鳍片中的碳浓度以建立晶体管的期望的电压阈值。还公开了制备鳍片FET晶体管的方法。同样公开了具有碳注入的阱的平面晶体管，其中选择在阱中的碳浓度以建立晶体管的期望的电压阈值。【专利说明】薄体MOSFET的阈值电压调节
本专利技术的示范性实施例一般涉及半导体器件、晶体管、场效应晶体管(FET)、鳍片FET以及通常的多栅极FET，并且还涉及向半导体器件中注入碳(C)离子。
技术介绍
对于用缩放(降低)的Vdd值操作的晶体管，希望获得低阈值电压(Vt)。在薄体晶体管中，例如作为实例公知的鳍片FET和如三栅极FET的多栅极，因为衬底的限制的体积，可获得阈值电压调节的常规掺杂剂方法，在相同衬底上不能有效提供具有不同阈值电压的晶体管。
技术实现思路
本专利技术的示范性实施例的第一方面提供了一种结构，该结构包括:衬底；在衬底上设置的晶体管，该晶体管包括由用注入有碳的硅构成的鳍片；以及栅极介质层和栅极金属层，遮盖所述鳍片的限定晶体管的沟道的部分。在该结构中，选择在鳍片中的碳浓度以建立晶体管的期望的电压阈值。本专利技术的示范性实施例的另一方面提供了一种制造晶体管器件的方法。该方法包括提供具有在顶表面上形成的屏蔽氧化物层的硅层；施加第一掩蔽层以便使所述掩蔽氧化物层的第一部分未被覆盖；穿过所述屏蔽氧化物层的未被覆盖的所述第一部分向硅层中注入碳以形成具有第一碳浓度的娃层的第一碳注入体积；除去第一掩蔽层；施加第二掩蔽层以便使屏蔽氧化物层的第二部分未被覆盖；穿过屏蔽氧化物层的未被覆盖的第二部分向硅层注入碳以形成具有不同于第一碳浓度的第二碳浓度的硅层的第二碳注入体积；除去第二掩蔽层；并且处理硅层以便形成具有包括硅层的第一体积的沟道的第一鳍片FET器件和具有包括硅层的第二体积的沟道的第二鳍片FET。在此方法中，第一鳍片FET器件具有第一电压阈值并且第二鳍片FET器件具有不同于第一电压阈值的第二电压阈值，所述第二电压阈值与所述第一电压阈值相差的量与第一碳浓度和第二碳浓度之间的差相关。仍在本专利技术的示范性实施例的另一方面中提供了一种制造晶体管器件的方法。该方法包括，从娃层形成多个鳍片；向第一鳍片施加第一掩蔽层而使第二鳍片未被掩蔽；向未被掩蔽第二鳍片中注入碳以具有第一碳浓度；除去第一掩蔽层；向被注入的第二鳍片施加第二掩蔽层而使第一鳍片未被掩蔽；向未被掩蔽的第一鳍片注入碳以具有第二碳浓度；除去第二掩蔽层；以及形成包括在第一鳍片中的沟道的第一鳍片FET器件和具有在第二鳍片中的沟道的第二鳍片FET器件。在此方法中，第一鳍片FET器件具有第一电压阈值并且第二鳍片FET器件具有不同于第一电压阈值的第二电压阈值，所述第二电压阈值与所述第一电压阈值相差的量与第一碳浓度和第二碳浓度之间的差相关。仍在本专利技术的示范性实施例的另一方面中提供了一种制造晶体管器件的方法。该方法包括，向硅层的表面中进行阱注入以形成注入的阱；退火注入的阱；并且向退火的阱中注入碳，其中在硅层的表面上形成界面层之前注入碳。在此方法中，与非碳注入的阱比较，产生的晶体管器件具有降低的电压阈值，所述电压阈值减小的量至少由注入的阱中的碳浓度确定。【专利附图】【附图说明】图1A-1E整体称为图1，示出了根据本专利技术的实施例的工艺流程的实例，其中:图1A示出了包括衬底、掩埋氧化物(BOX)层、硅遮盖层(SOI)和作为屏蔽氧化物层实施的硬掩模的放大截面图，没有按比例画出；图1B示出了向屏蔽氧化物层的表面选择性地施加光致抗蚀剂掩模以便限定以第一注入密度用碳注入的至少一个区域(对应于下面的SOI的至少一个体积(volume))的结果;图1C示出了在第一碳注入之后除去光致抗蚀剂掩模区域；图1D示出了向屏蔽氧化物层的表面选择性地再施加光致抗蚀剂掩模以便限定以第二注入密度注入碳的区域(以及在下面SOI中的至少一个对应体积)的结果；图1E示出了在第二碳注入之后除去光致抗蚀剂掩模区域；图2A-2H，整体称为图2，示出了制造鳍片FET器件的另一个示范性方法，其中图2A示出了在衬底和多晶硅结构上形成的硬掩模层；图2B示出了沿多晶硅结构的侧面形成的氮化硅(SiN)结构；图2C示出了蚀刻以形成鳍片结构的结果；图2D示出了附加的蚀刻结果和垂直于鳍片结构的栅极叠层以及SiN层；图2E示出了除去部分硬掩模层和SiN层的结果以及沿栅极叠层的SiN隔离物的形成；图2F示出了在鳍片结构上沉积的外延硅(外延Si)层；图2G示出了形成源极和漏极区域的成角度(angled)离子注入步骤的截面图；以及图2H示出了在外延Si层和栅极叠层上形成的硅化物层。图3是放大俯视图(未按比例)，其示出了根据本专利技术的示范性实施例的多个鳍片FET的非限制性实例，每个鳍片具有不同的碳剂量(剂量A、剂量B、剂量C、剂量D)并且因此每一个都表现出不同的Vt值。图4示出了反向偏置体效应对Vt饱和(Vtsat)的曲线图，其中实心点对应碳掺杂并且空心点对应于无碳掺杂。图5示出了根据本专利技术的示范性实施例的工艺的另一个实施例，其中在限定鳍片后向轄片注入碳。图6A-6G整体称为图6，示出了根据本专利技术的实施例的用于形成HKMG nFET的预处理步骤，其中:图6A示出了具有衬垫氧化物的遮盖层的SOI层；图6B示出了到SOI层中的常规阱注入；图6C示出了阱注入退火；图6D示出了硬掩模的施加和热氧化工艺；图6E和6F示出了构图和硬掩模剥离的结果；以及图6G示出了在界面层处理之前进行的碳注入步骤。【具体实施方式】根据本专利技术的示范性实施例，选择性地调节薄体晶体管的阈值电压以在相同衬底上提供具有不同Vt的晶体管。在薄体晶体管的制造期间，碳注入被用于调节晶体管阈值电压。通过引入不同剂量的碳，在相同衬底上提供具有不同Vt的晶体管。下面描述使用调节阈值电压的方法的示范性工艺流程。图1A示出了包括衬底10、掩埋氧化物(BOX)层12、硅遮盖层14 (绝缘体上硅SOI)和作为屏蔽氧化物层16实施的硬掩模的半导体结构的一部分的放大截面图，没有按比例画出。衬底10可以具有任意期望的厚度，BOX层12也具有任意期望的厚度(例如，在50nm或更小到200nm或更大的范围内)，并且硅层14可以具有在约20nm到约30nm范围内的厚度，如一个非限制实例。屏蔽氧化物层16可以包括例如SiO2并且可以具有约2nm和更大的厚度。可以通过使用例如低温沉积工艺在硅(SOI)层14顶上形成屏蔽氧化物层。屏蔽氧化物层16的一个目的是在随后的碳离子注入步骤期间保护硅层14的表面。图1B示出了向屏蔽氧化物层16的表面选择性地施加光致抗蚀剂掩模18以便限定以第一注入密度用碳注入的至少一个区域(对应于下面的硅层14的至少一个体积)。在图1B中，示出的光致抗蚀剂掩模被分为两个区域18A、18B。当施加碳注入时，光致抗蚀剂区域18A、18B阻止碳离子到达屏蔽氧化物层16和硅层14。在碳注入步骤期间，并且假设2nm厚的屏蔽氧化物层16和具有在约20nm到约30nm范围内的厚度的SOI层14的非限制情况，可以使用不同的能量进行多个碳注入，例如8KeV (深注入)和4KeV本文档来自技高网...

【技术保护点】
一种结构，包括：衬底；晶体管，设置在所述衬底之上，所述晶体管包括由注入有碳的硅构成的鳍片；以及栅极介质层和栅极金属层，遮盖所述鳍片的限定所述晶体管的沟道的部分，其中选择在所述鳍片中的碳浓度以建立所述晶体管的期望的电压阈值。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：M·J·布洛茨基，蔡明，郭德超，W·K·汉森，S·纳拉辛哈，梁玥，宋丽阳，王延锋，叶俊呈，
申请(专利权)人：国际商业机器公司，
类型：发明
国别省市：美国;US