一种薄膜晶体管、阵列基板及显示装置制造方法及图纸

本发明专利技术提供一种薄膜晶体管、阵列基板及显示装置，该薄膜晶体管包括：栅电极、栅绝缘层、有源层、源电极和漏电极，所述源电极和所述漏电极形成于所述有源层的上方，且分别位于所述有源层的相对的第一端部和第二端部；所述漏电极完全覆盖住所述有源层的第二端部。本发明专利技术能够保证背沟道刻蚀类型的氧化物薄膜晶体管的有源层得到有效的保护。

【技术实现步骤摘要】
一种薄膜晶体管、阵列基板及显示装置
本专利技术涉及显示
，尤其涉及一种薄膜晶体管、阵列基板及显示装置。
技术介绍
如图1所示为现有技术中的背沟道刻蚀（BCE）类型的氧化物薄膜晶体管（TFT）的结构示意图，该氧化物薄膜晶体管主要包括：栅电极101、栅绝缘层（图未示出）、有源层102、源电极103以及漏电极104，源电极103和漏电极104直接设置于有源层102上方，源/漏电极和有源层104之间没有设置刻蚀阻挡层（ESL）。由于缺少了刻蚀阻挡层的保护，后续制作工艺以及制作完成后的环境等，或多或少会对有源层104的未被源/漏电极覆盖的部分产生影响，从而影响氧化物薄膜晶体管的性能。
技术实现思路
有鉴于此，本专利技术提供一种薄膜晶体管、阵列基板及显示装置，能够保证BCE类型的氧化物薄膜晶体管的有源层得到有效的保护。为解决上述技术问题，本专利技术的实施例提供一种薄膜晶体管，包括：栅电极、栅绝缘层、有源层、源电极和漏电极，所述源电极和所述漏电极形成于所述有源层的上方，且分别位于所述有源层的相对的第一端部和第二端部；所述漏电极完全覆盖住所述有源层的第二端部。其中，所述漏电极为矩形。其中，所述漏电极包括：彼此相连的覆盖电极和接触电极；其中，所述覆盖电极，完全覆盖住所述有源层的第二端部，所述覆盖电极的纵向宽度大于或等于所述有源层的纵向宽度；所述接触电极，用于与像素电极接触，所述接触电极的纵向宽度大于所述覆盖电极的纵向宽度，所述纵向是与所述有源层的第一端部和第二端部的连线所在方向垂直的方向。其中，所述漏电极包括：覆盖电极、连接电极和接触电极，所述连接电极位于所述覆盖电极和所述接触电极之间，分别与所述覆盖电极和所述接触电极相连；所述覆盖电极，完全覆盖住所述有源层的第二端部；所述连接电极，至少部分与所述栅电极重叠，所述连接电极的纵向宽度小于所述覆盖电极的纵向宽度，所述纵向是与所述有源层的第一端部和第二端部的连线所在方向垂直的方向；所述接触电极，用于与像素电极接触。其中，所述覆盖电极和所述连接电极呈T型或L型连接。其中，所述覆盖电极为矩形。其中，所述覆盖电极呈凹字型，所述覆盖电极的凹槽的开口朝向所述源电极。其中，所述接触电极的纵向宽度大于或等于所述连接电极的纵向宽度。其中，所述源电极包括：第一电极、第二电极和第三电极，所述第二电极位于所述第一电极和所述第三电极之间，分别与所述第一电极和所述第三电极相连；所述第一电极，完全覆盖住所述有源层的第一端部；所述第二电极，至少部分与所述栅电极重叠，所述第二电极的纵向宽度小于所述第一电极和所述第三电极的纵向宽度，所述纵向是与所述有源层的第一端部和第二端部的连线所在方向垂直的方向。本专利技术还提供一种阵列基板，包括上述薄膜晶体管。本专利技术还提供一种显示装置，包括上述阵列基板。本专利技术的上述技术方案的有益效果如下：薄膜晶体管的漏电极能够完全覆盖住有源层的一端部，因而使得有源层能够尽可能地得到保护，减小后续制作工艺以及制作完成后的环境等对有源层的产生的影响。附图说明图1为现有技术中的BCE类型的氧化物薄膜晶体管的结构示意图。图2为本专利技术实施例一的薄膜晶体管的结构示意图。图3为本专利技术实施例二的薄膜晶体管的结构示意图。图4为本专利技术实施例三的薄膜晶体管的结构示意图。图5为本专利技术实施例四的薄膜晶体管的结构示意图。图6为本专利技术实施例五的薄膜晶体管的结构示意图。图7为本专利技术实施例六的薄膜晶体管的结构示意图。具体实施方式为使本专利技术要解决的技术问题、技术方案和优点更加清楚，下面将结合附图及具体实施例进行详细描述。本专利技术提供一种BCE类型的薄膜晶体管，该种类型的薄膜晶体管不包括刻蚀阻挡层，所述薄膜晶体管包括：栅电极、栅绝缘层、有源层、源电极和漏电极，所述源电极和所述漏电极形成于所述有源层的上方，且分别位于所述有源层的相对的第一端部和第二端部，所述漏电极完全覆盖住所述有源层的第二端部。由于所述漏电极能够完全覆盖住所述有源层的第二端部，因此所述漏电极的用于覆盖所述有源层的第二端部的部分电极的纵向宽度必然大于或等于所述有源层的第二端部的纵向宽度。所述纵向是与所述有源层的第一端部和第二端部的连线所在方向垂直的方向。通过本专利技术实施例提供的方案，薄膜晶体管的漏电极能够完全覆盖住有源层的一端部，因而使得有源层能够尽可能地得到保护，减小后续制作工艺以及制作完成后的环境等对有源层的产生的影响。下面结合具体实施例，对本专利技术的薄膜晶体管的结构进行详细说明。实施例一请参考图2，图2为本专利技术的实施例一的薄膜晶体管的结构示意图，所述薄膜晶体管包括：栅电极201、栅绝缘层（图未示出）、有源层202、源电极203和漏电极204，所述源电极203和所述漏电极204形成于所述有源层203的上方，且分别位于所述有源层203的相对的第一端部和第二端部，所述漏电极204完全覆盖住所述有源层202的第二端部，所述漏电极204为矩形。实施例二请参考图3，图3为本专利技术的实施例二的薄膜晶体管的结构示意图，所述薄膜晶体管包括：栅电极201、栅绝缘层（图未示出）、有源层202、源电极203和漏电极204，所述源电极203和所述漏电极204形成于所述有源层203的上方，且分别位于所述有源层203的相对的第一端部和第二端部，所述漏电极204完全覆盖住所述有源层202的第二端部。所述漏电极204包括：彼此相连的覆盖电极2041和接触电极2042；其中，所述覆盖电极2041完全覆盖住所述有源层202的第二端部；所述接触电极2042用于与像素电极接触，所述接触电极2042的纵向宽度大于所述覆盖电极2041的纵向宽度，如图所示，所述纵向（Y方向）是与所述有源层202的第一端部和第二端部的连线所在方向（X方向）垂直的方向。该实施例与实施例一相比，漏电极204与栅电极201重叠的面积变小，从而减小漏电极204与栅电极201之间的栅漏电容（Cgd），提高薄膜晶体管的性能。实施例三请参考图4，图4为本专利技术的实施例三的薄膜晶体管的结构示意图，所述薄膜晶体管包括：栅电极201、栅绝缘层（图未示出）、有源层202、源电极203和漏电极204，所述源电极203和所述漏电极204形成于所述有源层203的上方，且分别位于所述有源层203的相对的第一端部和第二端部，所述漏电极204完全覆盖住所述有源层202的第二端部。所述漏电极204包括：覆盖电极2041、连接电极2043和接触电极2042，所述连接电极2043位于所述覆盖电极2041和所述接触电极2042之间，分别与所述覆盖电极2041和所述接触电极2042相连；其中，所述覆盖电极2041完全覆盖住所述有源层202的第二端部；所述连接电极2043至少部分与所述栅电极201重叠，所述连接电极2043的纵向宽度小于所述覆盖电极2041的纵向宽度，如图所示，所述纵向（Y方向）是与所述有源层202的第一端部和第二端部的连线所在方向（X方向）垂直的方向。所述接触电极2042用于与像素电极接触。该实施例与实施例二相比，所述漏电极204的覆盖电极2041和连接电极2043呈T型连接，漏电极204与栅电极201重叠的面积变得更小，从而进一步减小了漏电极204与栅电极201之间的栅漏电容（Cgd），提高薄膜晶体管的性能。实施例四请参考图5，图5为本专利技术的实施例四的薄膜本文档来自技高网...

【技术保护点】
一种薄膜晶体管，包括：栅电极、栅绝缘层、有源层、源电极和漏电极，所述源电极和所述漏电极形成于所述有源层的上方，且分别位于所述有源层的相对的第一端部和第二端部；其特征在于，所述漏电极完全覆盖住所述有源层的第二端部。

【技术特征摘要】
1.一种薄膜晶体管，包括：栅电极、栅绝缘层、有源层、源电极和漏电极，所述源电极和所述漏电极形成于所述有源层的上方，且分别位于所述有源层的相对的第一端部和第二端部；其特征在于，所述漏电极完全覆盖住所述有源层的第二端部；所述漏电极包括：覆盖电极、连接电极和接触电极，所述连接电极位于所述覆盖电极和所述接触电极之间，分别与所述覆盖电极和所述接触电极相连；所述覆盖电极，完全覆盖住所述有源层的第二端部；所述连接电极，至少部分与所述栅电极重叠，所述连接电极的纵向宽度小于所述覆盖电极的纵向宽度，所述纵向是与所述有源层的第一端部和第二端部的连线所在方向垂直的方向；所述接触电极，用于与像素电极接触；所述连接电极和所述接触电极为矩形，所述连接电极的纵向宽度小于所述接触电极的纵向宽度；所述覆盖电极呈凹字型，所述覆盖电极的凹槽的开口朝向所述源电...

【专利技术属性】
技术研发人员：吴俊纬，李禹奉，
申请(专利权)人：京东方科技集团股份有限公司，合肥鑫晟光电科技有限公司，
类型：发明
国别省市：北京;11