本发明专利技术公开一种低介电陶瓷材料的烧结工艺，包括排胶阶段和烧结阶段，其中：1）排胶阶段是将处理好的介电常数不大于10的低介电陶瓷材料放在氧化铝匣钵中，再将氧化铝匣钵放入排胶炉内并设置好升温曲线；2）将上述排胶好的产品置于烧结炉内，设置烧结温度为700℃-950℃、保温时间为10min-90min进行烧结；应用于测试介电常数，通过研究烧结工艺对陶瓷材料的介电性能的影响，为滤波器产品的设计提供详细的理论参考，有利于产品更快的实现量产，缩短开发时间，在节省成本的同时获得更大的收益。
【技术实现步骤摘要】
【专利摘要】本专利技术公开一种低介电陶瓷材料的烧结工艺，包括排胶阶段和烧结阶段，其中：1）排胶阶段是将处理好的介电常数不大于10的低介电陶瓷材料放在氧化铝匣钵中，再将氧化铝匣钵放入排胶炉内并设置好升温曲线；2）将上述排胶好的产品置于烧结炉内，设置烧结温度为700℃-950℃、保温时间为10min-90min进行烧结；应用于测试介电常数，通过研究烧结工艺对陶瓷材料的介电性能的影响，为滤波器产品的设计提供详细的理论参考，有利于产品更快的实现量产，缩短开发时间，在节省成本的同时获得更大的收益。【专利说明】一种低介电陶瓷材料的烧结工艺及其应用
本专利技术公开一种低介电陶瓷材料的烧结工艺，适用于介电常数较小的低介电陶瓷材料。
技术介绍
随着现代通信技术的飞速发展，小型化、轻量化的微波器件受到广泛的重视。为了减少微波器件的体积，适应通信系统小型化的要求，多层片式微波器件如滤波器、天线、双工器等研究开发日趋活跃，同时多层片式微波器件在网络无线接人、卫星定位系统等领域具有重要的应用前景。基于低温共烧技术的多层结构片式陶瓷滤波器大大减小了滤波器的尺寸，为通信设备小型化、轻便化奠定了良好的基础。实现微波器件的小型化、片式化取决于材料科学技术与电磁技术的发展，低温共烧陶瓷材料是微波器件小型化的关键，通过怎样的烧结工艺才能将微波器更加安全可靠的小型化是亟待解决的问题。
技术实现思路
烧结过程是气孔排出、晶粒尺寸与形状变化的过程。烧结温度的高低可影响传质原子的扩散系数，影响晶界的迁移快慢，从而影响陶瓷的晶粒尺寸、相组成、数量，以及气孔的形貌和数量，进一步影响到材料的介电性能。为了解决存在的问题，本专利技术采用的技术方案是:一种低介电陶瓷材料的烧结工艺，包括排胶阶段和烧结阶段，其中: 1)排胶阶段是将处理好的介电常数不大于10的低介电陶瓷材料放在氧化铝匣钵中，再将氧化铝匣钵放入排胶炉内并设置好升温曲线； 2)将上述排胶好的产品置于烧结炉内，设置烧结温度为700°C-950°C、保温时间为10min -90 min进行烧结。进一步的，选取的低介电陶瓷材料的介电常数为8， 进一步的，烧结温度为850°C。一种利用烧结工艺测试介电常数的方法，包括:用于显示介电常数曲线的显示器和通过改变烧结温度、保温时间和升温速率影响介电常数的装置，显示器和装置之间电性连接，通过改变烧结温度、保温时间和升温速率，测试出介电常数曲线，其特征在于:所述的烧结温度为700°C _950°C、保温时间为10 min -90 min、升温速率为1.875°C /min-7.5°C /min。进一步的，所述的升温速率是在烧结温度为850°C条件下得出的。进一步的，所述的保温时间是在烧结温度为850°C条件下得出的。本专利技术的有益效果是通过研究烧结工艺对陶瓷材料的介电性能的影响，为滤波器产品的设计提供详细的理论参考，有利于产品更快的实现量产，缩短开发时间，在节省成本的同时获得更大的收益。下面将结合附图和【具体实施方式】对本专利技术做进一步说明。【专利附图】【附图说明】图1为烧结温度对材料介电常数的影响。图2为升温速率对材料介电常数的影响。图3为保温时间对材料介电常数的影响。【具体实施方式】一种低介电陶瓷材料的烧结工艺，包括排胶阶段和烧结阶段，其中: 1)排胶阶段是将处理好的介电常数不大于10的低介电陶瓷材料放在氧化铝匣钵中，本实施例选取的是介电常数为8的低介电陶瓷材料，再将氧化铝匣钵放入排胶炉内并设置好升温曲线； 2)将上述排胶好的产品置于烧结炉内，设置烧结温度为700°C-950°C中的850°C保温时间为10 min -90 min进行烧结。在本专利技术中，排胶阶段的升温曲线按照下面【权利要求】1.一种低介电陶瓷材料的烧结工艺，其特征在于:包括排胶阶段和烧结阶段，其中: 1)排胶阶段是将处理好的介电常数不大于10的低介电陶瓷材料放在氧化铝匣钵中，再将氧化铝匣钵放入排胶炉内并设置好升温曲线； 2)将上述排胶好的产品置于烧结炉内，设置烧结温度为700°C_950°C、保温时间为10min -90 min进行烧结。2.根据权利要求1所述的烧结工艺，其特征在于:所述的低介电陶瓷材料的介电常数为8。3.根据权利要求1所述的烧结工艺，其特征在于:所述的烧结温度为850°C。4.一种利用烧结工艺测试介电常数的方法，包括:用于显示介电常数曲线的显示器和通过改变烧结温度、保温时间和升温速率影响介电常数的装置，显示器和装置之间电性连接，通过改变烧结温度、保温时间和升温速率，测试出介电常数曲线，其特征在于:所述的烧结温度为700°C _950°C、保温时间为10 min -90 min、升温速率为1.875°C /min -1.5°C /min。5.根据权利要求4所述的利用烧结工艺测试介电常数的方法，其特征在于:所述的升温速率是在烧结温度为850°C条件下得出的。6.根据权利要求4所述的利用烧结工艺测试介电常数的方法，其特征在于:所述的保温时间是在烧结温度为850°C条件下得出的。【文档编号】C04B35/64GK103833379SQ201410012275【公开日】2014年6月4日 申请日期:2014年1月10日 优先权日:2014年1月10日 【专利技术者】朱圆圆, 梁启新, 付迎华, 赖定权, 陈鑫, 马龙, 陈基源, 齐治, 张海恩, 张美蓉 申请人:深圳市麦捷微电子科技股份有限公司本文档来自技高网...
【技术保护点】
一种低介电陶瓷材料的烧结工艺，其特征在于：包括排胶阶段和烧结阶段，其中：1）排胶阶段是将处理好的介电常数不大于10的低介电陶瓷材料放在氧化铝匣钵中，再将氧化铝匣钵放入排胶炉内并设置好升温曲线；2）将上述排胶好的产品置于烧结炉内，设置烧结温度为700℃‑950℃、保温时间为10 min ‑90 min进行烧结。
【技术特征摘要】
【专利技术属性】
技术研发人员：朱圆圆，梁启新，付迎华，赖定权，陈鑫，马龙，陈基源，齐治，张海恩，张美蓉，
申请(专利权)人：深圳市麦捷微电子科技股份有限公司，
类型：发明
国别省市：广东;44
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。