降低晶圆漏电流的结构及设置该结构的等离子体处理室制造技术

本发明专利技术提供一种降低晶圆漏电流的结构，其设置在等离子体处理室，该等离子体处理室包含基座，设置在所述基座表面上的ESC，埋设在该ESC中的直流电极，以及与所述ESC连接的直流供电电源；在该ESC上安装待蚀刻的晶圆；所述降低晶圆漏电流的结构是一个串联连接在所述直流供电电源的输出端和ESC之间的限流阻抗，其阻值大于1MΩ。本发明专利技术还提供一种设置有上述降低晶圆漏电流的结构的等离子体处理室。本发明专利技术能有效降低等离子体处理室上电时通过晶圆的漏电流尖峰值和上电结束后通过晶圆的漏电流稳态值，使得晶圆在蚀刻过程中受损伤的概率得到明显的减少，从而能够有效提升制成后半导体器件的质量和性能，增加其使用寿命。

【技术实现步骤摘要】

本专利技术涉及等离子体处理装置领域，尤其涉及一种可降低晶圆漏电流尖峰值且减少漏电流稳态值的结构，以及设置有该结构的等离子体处理室。
技术介绍
在晶圆的等离子体蚀刻过程中，在等离子体处理室内设置有基座，位于该基座表面上的支撑件，该支撑件通常为静电吸盘（ESC），埋设在该静电吸盘中的直流电极，以及与所述静电吸盘连接的直流供电电源。在该静电吸盘上安装待蚀刻的晶圆。进行蚀刻时，首先打开直流供电电源上电，在等离子体处理室内对蚀刻反应气体（由一种或多种气体组成）施加能量以将气体激励形成等离子体，并且在该等离子体处理室中存在可用于产生和维持中等密度或高密度的等离子体的射频（RF）能量、微波能量和/或磁场，从而利用等离子体对晶圆表面进行蚀刻。图1为等离子体处理室的直流供电电源上电后，其内部所形成的电路结构图；图2则为图1的等效电路图。如图1所示，晶圆在进行等离子体蚀刻的过程中，当直流供电电源1上电后，晶圆3被ESC 2吸附住，因此此时等离子体处理室内部相当于直流供电电源1、ESC 2+晶圆3、以及所形成的等离子体4依次通过串联连接。如图2所示，Us表示直流供电电源的等效电压值，Rs表示直流供电电源的等效内阻值，C1和R1并联后表示ESC 2+晶圆3所构成的等效阻抗值，C2和R2并联后表示等离子体4的等效阻抗值。目前常用的等离子体处理室的直流供电电源，在开始等离子体蚀刻的一瞬间，即直流供电电源上电的瞬间，会形成通过整个串联电路，也就是通过晶圆的漏电流尖峰值（spike），且通常会因为漏电流尖峰值较大而引起晶圆的器件损伤（PID）；同时在上电结束的后续等离子体蚀刻过程中，漏电流会逐渐趋近呈一稳态值，并且该稳态值也会维持在较大的电流值上，而当漏电流具有较大的稳态值时，也会增加晶圆器件的损伤概率，从而导致制成后的半导体器件的使用寿命缩短。因此，如何降低等离子体处理室上电时通过晶圆的漏电流尖峰值，以及降低上电之后通过晶圆的漏电流稳态值，对于保护晶圆在蚀刻过程中不受损伤具有非常重大的作用和意义。
技术实现思路
本专利技术的目的是提供一种降低晶圆漏电流的结构，以及设置该结构的等离子体处理室，降低晶圆在蚀刻过程中的受损伤概率，提高制成后的半导体器件的质量和性能，延长使用寿命。为了达到上述目的，本专利技术提供一种降低晶圆漏电流的结构，其设置在等离子体处理室，该等离子体处理室包含基座，设置在所述基座表面上的ESC，埋设在该ESC中的直流电极，以及与所述ESC连接的直流供电电源；在该ESC上安装待蚀刻的晶圆；所述降低晶圆漏电流的结构是一个串联连接在所述直流供电电源的输出端和ESC之间的限流阻抗，所述限流阻抗的阻值大于1MΩ。所述的限流阻抗的取值取决于ESC吸附晶圆所需的直流供电电源的输出电压值，即取决于直流供电电源的等效电压。当直流供电电源的等效电压为-500V时，即ESC吸附晶圆为低压吸附时，所述的限流阻抗的取值范围为1MΩ～50MΩ，优选为20MΩ～30MΩ。当直流供电电源的等效电压为100-3000V时，即ESC吸附晶圆为高压吸附时，所述的限流阻抗的取值范围为10MΩ～1000MΩ，优选为200MΩ～300MΩ。在本专利技术第一个优选实施例中，所述的作为降低晶圆漏电流结构的限流阻抗具有一个可变电阻，根据供电电压的不同调节其对应的阻抗值。在本专利技术第二个优选实施例中，所述的作为降低晶圆漏电流结构的限流阻抗是一个大电阻。本专利技术还提供一种等离子体处理室，其包含基座，设置在所述基座表面上的ESC，埋设在该ESC中的直流电极，以及与所述ESC连接的直流供电电源；在该ESC上安装待蚀刻的晶圆；特点是，该等离子体处理室还包含串联连接在所述直流供电电源的输出端和ESC之间的限流阻抗，所述限流阻抗的阻值大于1MΩ。所述的限流阻抗的取值取决于ESC吸附晶圆所需的直流供电电源的输出电压值，即取决于直流供电电源的等效电压。当直流供电电源的等效电压为-500V时，即ESC吸附晶圆为低压吸附时，所述的限流阻抗的取值范围为1MΩ～50MΩ，优选为20MΩ～30MΩ。当直流供电电源的等效电压为100-3000V时，即ESC吸附晶圆为高压吸附时，所述的限流阻抗的取值范围为10MΩ～1000MΩ，优选为200MΩ～300MΩ。在本专利技术第一个优选实施例中，所述的作为降低晶圆漏电流结构的限流阻抗具有一个可变电阻，根据供电电压的不同调节其对应的阻抗值。在本专利技术第二个优选实施例中，所述的作为降低晶圆漏电流结构的限流阻抗是一个大电阻。本专利技术所提供的降低晶圆漏电流的结构及设置该结构的等离子体处理室，能够极为有效的降低上电时通过晶圆的漏电流尖峰值和上电结束后通过晶圆的漏电流稳态值，使得晶圆在蚀刻过程中受损伤的概率得到明显的减少，从而能够有效提升制成后半导体器件的质量和性能，增加其使用寿命。附图说明图1为现有技术中等离子体处理室内部所形成的电路结构图；图2为图1的等效电路图；图3为本专利技术中等离子体处理室内部所形成的电路结构图；图4为图3的等效电路图；图5为本专利技术中等离子体处理室上电之前的内部等效电路图；图6为本专利技术中等离子体处理室上电结束并产生等离子体之后的内部等效电路图。具体实施方式以下结合图3～图6，通过优选的具体实施例，详细说明本专利技术。如图3和图4所示，本专利技术所提供的降低晶圆漏电流的结构，其设置在等离子体处理室，该等离子体处理室包含基座，设置在所述基座表面上的ESC 2，埋设在该ESC 2中的直流电极，以及与所述ESC 2连接的直流供电电源1；在该ESC 2上安装待蚀刻的晶圆3。所述降低晶圆漏电流的结构是一个串联连接在所述直流供电电源1的输出端和ESC 2之间的限流阻抗R3。在等离子体处理室上电之前，由于晶圆3尚未被ESC 2吸附住，因此晶圆3与ESC 2之间形成的阻抗可等效为电容C1；并且由于此时尚未形成等离子体4，其也可等效为一个电容C2。如图5所示，即为等离子体处理室上电之前的等效简化电路。由于在直流供电电源1的输出端和ESC 2之间所增加的串联连接的限流阻抗R3，根据欧姆定律，很明显在上电瞬间，等离子体处理室的电路回路中通过晶圆3的漏电流尖峰值能有效降低。但是此时，直流供电电源1的实际电压输出值Uo并不会明显降低，也就是ESC 2用于吸附晶圆3所需的供电电压不会受到大的影响，因此不会对晶圆3的吸附造成困扰。故，在上电之前和上电瞬间，通过在直流供电电源1的输出端和ESC 2之间设置一个限流阻抗能有效降低通过晶圆3的漏电流尖峰值，也就是能有效降低晶圆受损伤的概率，并且不会对晶圆的正常吸附造成影响。在等离子体处理室上电结束并产生等离子体4之后，通过晶圆3的漏电流逐渐趋向一个稳态值，此时相应的等效电路如图6所示。此时，晶圆3被ESC 2吸附住，形成的阻抗等效为电阻R1，而所产生的等离子体4则等效为电阻R2，并且在直流供电电源1的输出端和ESC 2之间增加一串联连接的限流阻抗R3，其中R2<&l本文档来自技高网...

【技术保护点】
一种降低晶圆漏电流的结构，设置在等离子体处理室，该等离子体处理室包含基座，设置在所述基座表面上的静电吸盘，埋设在该静电吸盘中的直流电极，以及与所述静电吸盘连接的直流供电电源；在该静电吸盘上安装待蚀刻的晶圆；其特征在于，所述降低晶圆漏电流的结构是一个串联连接在所述直流供电电源的输出端和静电吸盘之间的限流阻抗，所述限流阻抗的阻值大于1MΩ。

【技术特征摘要】
1.一种降低晶圆漏电流的结构，设置在等离子体处理室，该等离子体处理室包含基座，设置在所述基座表面上的静电吸盘，埋设在该静电吸盘中的直流电极，以及与所述静电吸盘连接的直流供电电源；在该静电吸盘上安装待蚀刻的晶圆；其特征在于，
所述降低晶圆漏电流的结构是一个串联连接在所述直流供电电源的输出端和静电吸盘之间的限流阻抗，所述限流阻抗的阻值大于1MΩ。
2.如权利要求1所述的降低晶圆漏电流的结构，其特征在于，所述的限流阻抗的取值取决于静电吸盘吸附晶圆所需的直流供电电源的输出电压值，即取决于直流供电电源的等效电压。
3.如权利要求2所述的降低晶圆漏电流的结构，其特征在于，当直流供电电源的等效电压为-500V时，即静电吸盘吸附晶圆为低压吸附时，所述的限流阻抗的取值范围为1MΩ～50MΩ。
4.如权利要求3所述的降低晶圆漏电流的结构，其特征在于，所述的限流阻抗的取值范围为20MΩ～30MΩ。
5.如权利要求2所述的降低晶圆漏电流的结构，其特征在于，当直流供电电源的等效电压为100-3000V时，即静电吸盘吸附晶圆为高压吸附时，所述的限流阻抗的取值范围为10MΩ～1000MΩ。
6.如权利要求5所述的降低晶圆漏电流的结构，其特征在于，所述的限流阻抗的取值范围为200MΩ～300MΩ。
7.如权利要求4或6所述的降低晶圆漏电流的结构，其特征在于，所述的作为降低晶圆漏电流结构的限流阻抗包括一个可变电阻，根据供电电压的不同调节对应的阻抗值。
8.如权利要求4或6所述的降低晶圆漏电流的结构，其特征在于，所述的作为降低晶圆漏电流结构的限流阻抗是一个大电阻...

【专利技术属性】
技术研发人员：罗伟义，梁洁，丁冬平，倪图强，
申请(专利权)人：中微半导体设备上海有限公司，
类型：发明
国别省市：