本发明提供的技术包括检测输入信号和第一信号之间的相位差。所生成的第二信号具有指示所述相位差的基频。调制第二信号以产生第一信号。优选地是通过使用单边带调制。第二信号由锁相环（ＰＬＬ）中的压控振荡器（６２）产生，并且所述基频稍稍偏离所述第一...

在一些实施方案中，电路包括振荡器电路（１０２）和控制电路（１０４）。振荡器电路产生时钟信号并且包括可选择延迟电路（１０６）。控制电路从振荡器中接收时钟信号并且接收参考信号。控制电路向振荡器电路提供控制信号来启动可选择延迟电路，以改变时钟...

一种应变硅电压控制振荡器（ＶＣＯ）包括具有应变硅层的第一ｐ沟道金属氧化物半导体（ＰＭＯＳ）器件，它与具有应变硅层的第二ＰＭＯＳ器件耦合。

本发明的实施例提供了一种ＤＬＬ结构，其包括采用一个环路的近似－精确型设置方式，用于非连续选通，其也可以适用于连续的时钟。具体地，参考环路形成精确的近似单位延迟．从延迟线复制单位延迟。相位插入器插入在单位延迟之间以产生精确的延迟。

一种脉冲发生器，用于生成具有可选可变宽度和／或延时的脉冲。该脉冲发生器包括：一个振荡器和一个用于选择多少个第一组延时元件被串联连接以延时该振荡信号的选择装置。相同的延时元件串联连接形成第二组，其输入接收该振荡信号。一个测量电路，周期性的...

一种可编程多周期信号传输方案提供相对较长距离上的同步通信。一输入数字数据流被多路分配到多个导线中。在导线远端重新产生所述数字数据流。

根据一个实施例，公开了一种相位内插器，其包括交流（ＡＣ）耦合电容器和共模偏置保持器电路，所述共模偏置保持器电路耦合到ＡＣ耦合电容器。在一个实施例中，可以将ＡＣ耦合电容器与耦合到该ＡＣ耦合电容器的共模偏置保持器电路设置在相位内插器内的混合...

本文公开了一种方法、电路和系统。在一个实施例中，方法包括将来自两个时钟信号线路的差分时钟信号接收到具有第一大小的第一晶体管差分对，将来自两个时钟信号线路的差分时钟信号接收到其大小小于第一大小的第二晶体管差分对，将差分时钟信号转换成单端时...

一种芯片，包括：　　　　第一ＰＬＬ，基于参考时钟信号产生第一时钟信号；　　　　第二ＰＬＬ，基于所述参考时钟信号产生第二时钟信号，所述第二时钟信号将与所述第一时钟信号同步。

一种集成电路包括时钟去偏移电路。该去偏移电路包括用于使输入时钟信号与输出时钟信号对准的环路电路，并且该去偏移电路还使发送的数据与所述输出时钟信号对准。

在一些实施例中，接收机锁存器电路包括动态锁存器，该动态锁存器具有至少一个用于接收输入数据信号的输入端子和至少一个锁存器端子。所述动态锁存器适于至少部分基于输入数据信号产生放大的输出数据信号。所述动态锁存器包括至少一个耦合在所述至少一个输...

一种包括一个取样保持电路（５０１）的电压调整电路（４５），取样保持电路（５０１）用于对输入电压（Ｖｉｎ）取样。取样保持电路（５０１）包括一个保持参考电压的电容器（Ｃ１，５１５）。电压调整电路（４５）还包括一个与取样保持电路（５０１）的电...

描述了触发器电路。触发器电路（４０）从数据输入端（４１２）接收数据信号，从触发输入端（４１４）接收触发信号，响应该触发信号的边沿产生脉冲信号，以及响应该脉冲信号存储该数据信号。或者，触发器电路（７０）通过数据输入端（７１２）接收数据信号...

在集成电路中用来调节缓冲器拖时率的一种方法及其装置。在一个实施例中，集成电路缓冲器包括一个前置驱动电路（４０３），它包括一个连接到驱动电路（４０５）的拖时率补偿电路，驱动电路（４０５）又包括一个阻抗补偿电路。拖时率补偿电路包括并联连接到...

根据本发明的一个方面，一种半导体电路（５０）包括第一组第一类型（ｐ型）的场效应（ＦＥＴ）晶体管（６０和６２），其中每一个具有本体和栅极。所述电路包括第二组第二类型（ｎ型）的场效应（ＦＥＴ）晶体管（５４和５６），其中每一个具有本体和栅极。...

一种逻辑结构，用于接收脉冲输入信号并且产生具有非常小的固有转换延迟的逻辑输出。在本发明的一个特定实施例中，一种具有ＰＦＥＴ上拉（４０２、４０６和４１０）和ＮＦＥＴ下拉（４０４、４０８和４１２）的逻辑结构接收有源低脉冲输入信号（Ａ、Ｂ和Ｃ...

根据系统拓扑结构补偿系统部件的方法和装置。本发明通过拓扑结构的从属补偿技术提供优化性能的方法和装置。在一个实施方案中，计算机系统的一个或多个部件通过自动补偿缓存器（２２０）连接到总线（２１０）上。该自动补偿缓存器（２２０）让操作特性通过...

对与由计算机系统的至少一个部分消耗的功率近似地成比例的电子参数（Ｖｃｃ）进行测量。然后这个测量用于判定由计算机系统的该部分消耗的功率是否达到一个阈值（１５０）。

本发明在一个实施方案之中提供了一个电路，它包括一个核心电路（２０２）以及一个连接到核心电路（２０２）上的控制电路（２０４）。控制电路（２０４）在核心电路处于静止状态的时候减少了核心电路（２０２）中的漏电流。当核心电路（２０２）处于将休眠...

简单地说，按照本发明的一个实施例，一个集成电路包括：一个输出缓冲器，该输出缓冲器包括连接到提供交替地可激励的电路配置的半导体器件。该输出缓冲器适于连接到分开的电源电压电平的端口并且还适于在交替地可激励的电路配置之间的转换。有关的交替地可...