产生时钟信号的电路和方法技术

在一些实施方案中，电路包括振荡器电路（１０２）和控制电路（１０４）。振荡器电路产生时钟信号并且包括可选择延迟电路（１０６）。控制电路从振荡器中接收时钟信号并且接收参考信号。控制电路向振荡器电路提供控制信号来启动可选择延迟电路，以改变时钟信号的频率。在一些实施方案中，方法包括在振荡器电路中产生时钟信号，处理时钟信号来产生控制信号，以及启动振荡器电路中的可选择延迟电路来响应控制信号。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及电路，尤其是涉及产生时钟信号的电路。
技术介绍
在现代电子系统(例如计算机系统、通信系统和视频系统)内常常需要用于产生时钟信号的电路。常常选择锁相回路来在这样的系统中提供时钟信号。锁相回路通常包括压控振荡器、相位比较器和参考频率源。不幸地，当用来在现代电子系统中产生时钟信号时，锁相回路具有几个缺点。锁相回路常常需要额外的插脚来从参考频率源接收参考信号。压控振荡器和相位比较器在管芯(die)上需要大量空间。而当电子系统在冬眠或其他节电模式下运行时，来自参考频率源的参考信号可能是不可获得的(not available)。附图说明图1A是依据本专利技术一些实施方案的电路的框图，所述电路包括振荡器电路和控制电路。图1B是表示图1A所示的电路框图中所示的参考信号、时钟信号和控制信号的时序图。图1C是依据本专利技术一些实施方案在图1A中所示的振荡器电路的示意图。图1D是依据本专利技术一些实施方案，包括在图1C所示的振荡器电路中的可选择延迟电路的示意图。图1E是依据本专利技术一些实施方案，适合与图1A所示的可选择延迟电路一起使用的反相器的示意图。图1F是依据本专利技术一些实施方案，图1E中所示的包括金属氧化物半导体场效应晶体管的管芯(die)的横剖视图，所述晶体管的沟道(channel)长度适合用于控制图1D中所示的可选择控制电路的传播延迟值。图1G是依据本专利技术一些实施方案，在图1A中所示的控制电路的框图。图1H是依据本专利技术一些实施方案，在图1A中所示的同步电路的框图，所述同步电路用于将图1B中所示的控制信号耦合到图1A中所示的可选择延迟电路。图2是依据本专利技术一些实施方案，包括图1A中所示的电路的电子系统的框图。图3是依据本专利技术一些实施方案，包括图1A中所示的电路、通信电路和接收器的电子系统的框图。图4是依据本专利技术一些实施方案，用于产生时钟信号且包括启动可选择延迟电路的方法的流程图。图5是依据本专利技术一些实施方案，用于产生时钟信号且包括添加或删除可选择延迟电路的方法的流程图。图6是依据本专利技术一些实施方案，用于产生时钟信号的方法的流程图。具体实施例方式在下面对本专利技术一些实施方案的描述中，参考构成本专利技术一部分的附图，并且在附图中通过图解表示可以实施的本专利技术的具体实施方案。在这些图中，这几个视图始终都是类似的附图标记描述基本类似的部件。这些实施方案被描述得足够详细以使本领域技术人员能实施本专利技术。可以利用其他实施方案并且可以进行结构、逻辑和电气变化而不脱离本专利技术的范围。下面的详细描述不能认为是限定意义的，而只是由所附的权利要求书来定义本专利技术的范围以及所述权利要求书被赋予的全部等同范围。图1A是依据本专利技术一些实施方案的电路100的框图，所述电路包括振荡器电路102和控制电路104。振荡器电路102不限定为具体类型的振荡器电路。振荡器电路102包括可选择延迟电路106、输入端口108和输出端口110。可选择延迟电路106不限定为具体类型的可选择延迟电路。在一些实施方案中，可选择延迟电路106包括电阻-电容器延迟电路。在一些实施方案中，振荡器电路102包括同步电路111。控制电路104包括输入端口112和114以及输出端口116。振荡器电路102的输入端口108耦合到控制电路104的输出端口116。控制电路104的输入端口112耦合到振荡器电路102的输出端口110。图1B是表示由图1A中所示的电路100处理或产生的参考信号118、时钟信号120和控制信号122的时序图117。再参考图1A，在操作中，电路100在控制电路104的输入端口114接收参考信号118(图1B中所示)，并且在振荡器电路102的输出端口110产生时钟信号120(图1B中所示)。时钟信号120的频率比参考信号118更高。在一些实施方案中，时钟信号120的频率约为50兆赫，而参考信号118的频率约为32千赫。在一些实施方案中，时钟信号120向下划分以产生特定应用频率下的时钟信号。在一些实施方案中，时钟信号120向下划分成另一频率。更具体地，电路100在控制电路104的输入端口114接收参考信号118，并且在控制电路104的输入端口112接收时钟信号120。控制电路104在控制电路104的输出端口116产生控制信号122(图1B中所示)。振荡器电路102在输入端口108接收控制信号122，并且在输出端口110产生时钟信号120。时钟信号120具有某一频率，而控制信号122启动(activate)包括在振荡器电路102中的可选择延迟电路106来控制时钟信号120的频率。在一些实施方案中，在向可选择延迟电路106提供修正的控制信号之前，由同步电路111接收和处理控制信号122。电路100在振荡器电路102的输出端口110提供时钟信号120。图1C是依据本专利技术一些实施方案在图1A中所示的振荡器电路102的示意图。在图1H中图示可选的同步器电路111(图1C中未图示)，并且在下面进行描述。图1C中所示的振荡器电路102有时称为环形振荡器电路。环形振荡器电路包括奇数个反相器电路，它们配置在具有正反馈的闭环内。振荡器电路102不限定为与具体类型的反相器一起使用。图1C中所示的振荡器电路102包括可选择延迟电路106和反相器电路124，126，128，130，132，它们配置在具有正反馈的闭环内。反相器电路124，126，128，130，132是固定的延迟电路，因为电路延迟在制造之后就不能进行控制。图1C中所示的振荡器电路102是自启动的(即，振荡器电路不需要启动或复位信号来开始振荡)。在一些实施方案中，振荡器电路102接收起动(enable)信号(未图示)。假设可选择延迟电路106具有零延迟，如果每个反相器电路124，126，128，130，132具有相同的上升时间延迟并且每个反相器电路124，126，128，130，132具有相同的下降时间延迟，则通过用反相器数量的倒数乘以一个反相器电路的上升延迟时间和下降延迟时间之和，给出图1C中所示的振荡器电路102的振荡频率。例如，如果每个反相器电路124，126，128，130，132的上升时间延迟是4纳秒，而每个反相器电路124，126，128，130，132的下降时间延迟是6纳秒，则图1C中所示的振荡器电路102的振荡频率是20兆赫。图1D是依据本专利技术一些实施方案，包括在图1C所示的振荡器电路102中的可选择延迟电路106的示意图。可选择延迟电路106包括两个串联的反相器134和136，它们与多路复用器138串联。可选择延迟电路106不限定为与具体类型的反相器一起使用。在一些实施方案中，可选择延迟电路106包括一个或多个可选择延迟电路。在一些实施方案中，可选择延迟电路106包括多个(两个或多个)可选择延迟电路。在操作中，控制信号122(图1B中所示)使多路复用器138在振荡器电路102(图1C中所示)的信号路径(信号穿过的所有逻辑元件)中包括两个串联的反相器134和136，或者从振荡器电路102的信号路径中排除两个串联的反相器134和136。通过将两个串联的反相器134和136添加到信号路径来在信号路径中包括两个串联的反相器134和136增加了信号路径中的延迟并且减少由振荡器电路102提供的时钟信号120(图1B中所本文档来自技高网...

【技术保护点】
一种电路，包括：　　　　包括可选择延迟电路的振荡器电路，所述振荡器电路产生具有某一频率的时钟信号；以及　　　　控制电路，所述控制电路接收参考信号，接收时钟信号并且向所述振荡器电路提供控制信号，以启动所述可选择延迟电路来改变所述时钟信号的频率。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：普拉桑纳沙阿，戴维波伊斯纳，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：US[美国]