用变长低密度奇偶校验（ＬＤＰＣ）码字来对信息进行编码／译码的方法和装置。在一个实现中，编码器／译码器使用具有与每个码字的信息长度相对应的尺寸的奇偶校验矩阵。在一个实施例中，奇偶校验矩阵的尺寸可以从多个存储的具有不同尺寸的矩阵取回。在其他...

按照一个实施例，公开一种计算机系统。所述计算机系统包括：中央处理单元（ＣＰＵ）；耦合到ＣＰＵ的高速缓存存储器；以及耦合到高速缓存存储器的高速缓存控制器。高速缓存存储器包括多个可压缩的高速缓存行以便存储额外的数据。高速缓存控制器在每次访问...

使用移位寄存器环以在维特比解码期间提供对追溯存储器中的列访问。

本发明的一个实施例提供一种包括收发器的装置，该收发器能使用统一基矩阵定义编码和解码用于可变编码率和大小的统一的准循环低密度奇偶校验（ＱＣ－ＬＤＰＣ）码结构。ＱＣ－ＬＤＰＣ码形成其奇偶校验矩阵包括置换或移位单位矩阵的特定类结构化ＬＤＰＣ码...

提供了用于为通信信号编码和解码的方法和设备。用于为通信信号编码和解码的过程利用第一低密度奇偶校验码（ＬＤＰＣ）构造和不同于第一低密度奇偶校验码构造的第二低密度奇偶校验码构造。多级编码（ＭＬＣ）适用于通过单独的ＬＤＰＣ码来保护信号点的每个...

为通信信号的编码处理提供一种方法和装置。３－条奇偶校验矩阵由吉尔伯特低密度奇偶校验码的奇偶校验矩阵产生，而吉尔伯特低密度奇偶校验码的奇偶校验矩阵具有包含单位矩阵的第一条和包含循环置换矩阵的第二条。增加第三条而形成３－条奇偶校验矩阵，该矩...

在此一般地介绍了一种交织器及其相关联的方法。

一种方法可包括使用查找表对编码输入位流中的第一组Ｎ位执行一次Ｎ位匹配操作。该匹配操作可获得表中的第一地址，且Ｎ可以是大于１的整数。该方法还可包括：基于与第一地址相关联的掩码和转移地址以及编码输入流中的第二组多个位，获得表中的第二地址。基...

一种执行无进位乘法和位反射运算的技术。更具体地，本发明的实施方式包括一种执行循环冗余码（ＣＲＣ）生成的技术。

码截短技术用于为欧几里得几何低密度奇偶校验（ＥＧ－ＬＤＰＣ）码实现各种码长和码速率。

一种装置包括压缩表生成器模块和存储介质。压缩表生成器生成一张压缩码表，该压缩码表有多个码字组分布于一层或多层上。这些码字组中的每一个码字组都包括与一张变长码表中的一个或多个码字对应的组掩码。存储介质存储关于这些码字组的信息，例如，每个码...

输入的混乱序列（如，指令流）通过以下方式进行压缩：把该序列建模成为多个马尔可夫链，以便同时捕捉和利用混合在输入的混乱序列中的子序列之间和之内的相关性。多个马尔可夫链可进行组合，以便驱动熵编码器。

描述了对级联低密度奇偶校验码（ＬＤＰＣ）执行迭代解码的技术。通过执行Ｔ次公共迭代实现级联码的迭代解码，其中一次公共迭代包括：由第一解码器（３４０）对ＬＤＰＣ内码进行ｔ１次解码迭代以及其后由第二解码器（３５０）对ＬＤＰＣ外码进行ｔ２次解码...

一种芯片包括接受来自所述芯片外部的延迟控制信号的芯片接口。所述芯片还包括可控制延迟线，所述可控制延迟线响应于所述延迟控制信号来延迟输入信号，以提供相对所述输入信号具有特定相位关系的输出信号。

本发明包括电部件接口系统（１０）。该系统包括提供时钟信号（５０）的时钟电路（４４）。发送部件（１４）提供与时钟信号（５０）对应的非周期选通信号（５４）和数据信号（１８）。接收部件（１６）接收选通信号（５４）和数据信号（５０）。接收部件包...

一种锁相环（ＰＬＬ）电路（１１０），用于向一个ＩＣ芯片提供时钟信号。该ＰＬＬ包括一个电压调谐的电感－电容（ＬＣ）振荡器、一个鉴相器和一个电荷泵，它们耦连在一起形成一个环路。一个ＶＣＯ包括一个变容二极管（１５０）、电感器（１３０）和电容（...

时钟分配网包括锁相环路（ＰＬＬ）、时钟缓冲器、起动电路和分配禁止电路。配置ＰＬＬ以产生时钟信号和锁定检测信号。时钟缓冲器适合从ＰＬＬ接收时钟信号。缓冲器具有能同时钟负载相连的输出。起动电路起动选择的缓冲器以驱动时钟负载。响应于锁定检测信...

本发明提供了一种系统，包括用于基于参考时钟信号和反馈时钟信号输出第一信号的锁相环组件。时钟传递网络可基于从所述锁相环组件输出的第一信号，传递时钟信号。另外，延迟锁定环组件可消除信号的偏移，并调整所述时钟传递网络所传递的时钟信号。

一种频率检测器包括一限幅器，该限幅器用于接收一相位误差并比照该比较阈值对该相位误差进行限幅，并根据比照比较阈值被限幅的相位误差来产生一符号。如果产生的符号与上次符号相同，则一符号计数器使符号计数递增。当该符号与上次符号不同时，一逻辑电路...

一个利用可变功率压控振荡器（３４）的蜂窝电话，其可以在输出功率方面实现高的动态范围。在某些实施例中，可以提供一个微处理器（１６）以响应可以被接收的发射命令来调整该可变功率压控振荡器（３４）的幅度。