一种制造铁电随机存取存储器件的方法包括：准备一有源矩阵，它具有晶体管、扩散区、隔离区、位线以及第一绝缘层和第二绝缘层；在有源矩阵上顺序构成第一导电层和电介质层；进行快速热退火，用以在电介质层中形成核；形成第二导电层；进行热退火；通过构图...

本发明提供一种既能制成确保优良电特性和高电容量并除去了杂质的优良电介质膜，又能简化制造工序并节省了生产成本的半导体装置的电容器的制造方法。该方法由以下工序组成：在半导体晶片的下部构造物上形成下部电极；在上述下部电极的上部蒸镀非晶质ＴａＯ...

本发明的主要目的是提供既具有优良电气特性又能确保高容量的半导体装置的电容器制造方法。该半导体装置的电容器制造方法包含如下工序：在半导体衬底的下部结构物上形成下部电极；在所述下部电极上形成非晶质ＴａＯＮ薄膜之后，在ＮＨ３气氛中实施热处理工...

本发明公开一种在半导体器件中形成铜配线的方法。本方法使用金属有机化学气相沉积工艺技术，用１，１，１，５，５，５－六氟－２，４－戊二酮（３，３－二甲基－１－丁烯）－铜（Ⅰ）（下文称为（ｈｆａｃ）Ｃｕ（ＤＭＢ））化合物作为铜母材，通过优化设...

在半导体器件中形成铜配线的方法，其通过金属有机化学气相沉积（ＭＯＣＶＤ），使用１，１，１，５，５，５－六氟－２，４－戊二铜（３，３－二甲基－１－丁烯）－铜（Ⅰ）（（ｈｆａｃ）Ｃｕ（ＤＭＢ））化合物作为母材，通过最佳化设定镀铜设备的工艺条...

一种闪速存储器的代码可寻址存储器（ＣＡＭ），由一包括一浮置栅极和一控制栅极的单位单元和一与所述单位单元耦合的栅极耦合装置组成；或者还包括一转换电路，用于在所述ＣＡＭ的读出操作和所述ＣＡＭ的编程或擦除操作时，分别将所述单位单元与所述栅极耦...

一种存储器件包括：第一开关晶体管，栅极连接到正字线，源极和漏极分别连接在位线和第一节点之间；铁电电容器，连接在第一节点和板极线之间；第二开关晶体管，栅极连接到负字线，源极和漏极分别连接到第一节点和板极线。第二开关晶体管的源极和板极线接触...

一种用于存储单元的半导体存储器，包括：一有源矩阵，该有源矩阵具有：一半导体衬底，形成于所述半导体衬底上的多个晶体管，一形成于所述晶体管和半导体衬底上的绝缘层，和一与所述晶体管电连接的接触孔；一形成于所述接触孔和绝缘层上的第一钌（Ｒｕ）层...

本发明提供一种在半导体器件上形成微细图形而不发生塌倒的方法，它包含：把光敏膜覆盖在大圆晶片上；用光掩膜在光敏膜上光刻成形，随后显影形成光敏膜图形；通过自旋在大圆晶片上散布第一洗液，使第一洗液停留在包括光敏膜图形在内的大圆晶片上；在大圆晶...

本发明提供能够改善用作电解质膜的ＴａＯＮ薄膜的漏电流和介电特性的半导体的电容器制造方法。该方法由如下步骤构成：形成规定的下部图形，提供用层间绝缘膜覆盖的半导体衬底；在所述层间绝缘膜上形成电容器下部电极；为了形成ＴａＯＮ薄膜作为电介质膜，...

本发明涉及适用于采用１９３ｎｍ　　ＡｒＦ辐射线的亚微平版印刷方法中的半导体器件的抗反射涂料用聚合物，抗反射涂料组合物，及其制备方法。所述聚合物含有在１９３ｎｍ波长处具有高吸收的苯基侧基。当本发明的抗反射涂料用于形成超细图案时，消除了在晶...

一种快闪存储单元，包括：形成在衬底上组合绝缘膜以俘获或释放电荷；形成在组合绝缘膜一侧的漏区；与组合绝缘膜另一侧相隔一定距离形成的源区；在组合绝缘膜上形成的编程／擦除栅极；用于覆盖漏区、源区和编程／擦除栅极的层间绝缘膜；形成在层间绝缘膜上...

ＦＩＦＯ缓冲存储器，包括双端结构的磁芯存储器，主要存储数据，响应读和写时钟信号以便在向磁芯存储器写入数据或从磁芯存储器读出数据时产生表示磁芯存储器中指向一个存储单元地址的第一和第二地址译码器１３和１４；和产生表示能否将数据写入磁芯存储器...

本发明公开了一种分离栅型特快ＥＥＲＯＭ单元及其制造方法，通过在一选择栅的一侧壁上形成隔离物式的浮置栅，并通过形成围绕选择栅和浮置栅的一控制栅，本发明可防止特快ＥＥＰＲＯＭ单元的过擦除，并可减小单元面积。

半导体存储器器件，包括多个存储块和多个读出放大器，及用于传送数据的数据总线。数据总线划分为第一和第二部分，半导体存储器件进而包括数据总线负载减轻电路，用于响应第一和第二数据总线控制信号而选取被划分为第一和第二数据总线部分中的一个。被选中...

本发明涉及快速存储器，特别涉及能够按照在必须以扇区模式预先执行的预编程模式中在选择的字线的基础上识别预编程和编程的状态这样的方式缩短预编程时间的快速存储器。

一种半导体存贮器件，包括存贮单元阵列、数据输出缓冲器、数据输出端、数据输入缓冲器、数据寄存器以及连在存贮单元阵列、数据寄存器和数据输出缓冲器之间的多路转换器。一般，多路转换器选择存贮在存贮单元阵列中的数据，并将所选择的数据提供给数据输出...

一种用于在半导体存储器件中自动选择低电压晶体管晶体管逻辑电路和高速输入／输出接口模式的自动模式选择电路，包括一个外部参考电压缓冲器，一个内部参考电压发生器，一个加电检测器，一个转换电路，一个连接在外部参考电压缓冲器和转换电路之间的参考电...

按照本发明，一种存储装置具有用于减小芯片尺寸的分层位线，具体地说，具有这样一种分层位线结构，其总位线能划分为两个部分，通过提供的开关选择被划分的总位线和连接到存储单元的子位线。

本发明公开了一种掩模ＲＯＭ，具有使用简单锁存电路的流水线结构；由此，通过提供时钟发生器和多个被时钟发生装置产生的内部时钟信号同步的用于存储其中各部件的输出的锁存电路，本发明的掩模ＲＯＭ改善了其速度并保证了输出数据的安全。