闪速存储器的代码可寻址存储单元制造技术

一种闪速存储器的代码可寻址存储器（ＣＡＭ），由一包括一浮置栅极和一控制栅极的单位单元和一与所述单位单元耦合的栅极耦合装置组成；或者还包括一转换电路，用于在所述ＣＡＭ的读出操作和所述ＣＡＭ的编程或擦除操作时，分别将所述单位单元与所述栅极耦合装置连接或断开。（*该技术在2020年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及一种闪速存储器，尤其涉及一种闪速存储器的代码可寻址存储(code addressable memory,CAM)单元。闪速存储器是一种能够实现电擦除和电编程的非易失性存储器。闪速存储器执行代码信息的保护/非保护，代码信息在使用闪速存储产品时需要被保护；闪速存储器还执行修复以便在运行产品测试程序中要求提高产量。附图说明图1A概略地示出闪速存储器的一种传统的代码可寻址存储(CAM)单元的截面图。图1B示出图1A所示传统的CAM单元的电路图。如图1A所示，在一半导体衬底11上堆叠设置一浮置栅极12和一控制栅极13，从而形成一栅极。同样，在该半导体衬底11上还设置一源极(S)和一漏极(D)。传统的CAM单元具有与图示的主单元相同的结构。通常，为了读出单元的信息，需要向所述控制栅极施加一预定电压，流入漏极的电流数量被读出。电源电压(VCC)被直接作为电压施加到控制栅极上，以便减少延时，该延时是在闪速存储器内利用一升压电压执行读出操作所花的时间。然而，在该情况下会导致一个问题，即流入漏极的电流数量太小而不能被读出。也就是说，在CAM单元的读出操作时，单元的传导系数(Gm)通过在浮置栅极12和控制栅极13之间的绝缘层上产生的一约0.55的耦合率而下降。同样，当阈电压(VT)为0.2V，且用于操作存储器和被用作控制栅极电压的操作电压变低时，单元电流量突然降低。因此，很难读出单元信息，从而，为了通过过度地擦除单元而执行数据读出，不可避免地使得单元阈电压低于0V。然而，过度地擦除单元导致一个问题，即数据在存储器中不容易保存很长时间，原因是在可产生高温、高电压等等的许多不利环境下，存在单元的泄漏电流。同样，闪速存储器需要能够将数据在存储器中保存约100年，需要较厚地形成一隧道氧化层(tunnel oxide layer)和一中间绝缘层，以便获得满意的性能。在这点上，在高集成设备中执行单元的垂直收缩(Vertical shrink)是不容易的。因此，单元数据存储能力的局限性限制了隧道氧化层和中间绝缘层的变薄，单元电流量不能升高，从而很难读出主单元的信息。因此，通常是利用一字线升压电路通过擦除单元栅极电压来读出单元信息。然而，在闪速存储器中增加升压电路会导致用于相邻电路的空间变宽，而且，还存在这样的问题，即，由于读出存储在CAM单元中的数据需要花费不希望的等待时间，设备的执行降低了。本专利技术的一个目的是提供一种闪速存储器的代码可寻址存储单元(CAM)，在低电压时通过提高CAM单元的耦合率，能够实现稳定地操作。按照本专利技术的一个方面，提供一种闪速存储器的代码可寻址存储单元(CAM)，其包括一个包含一浮置栅极和一控制栅极的单位单元(unit cell)；一个与所述单位单元耦合的栅极耦合装置；或者还包括一个转换电路，用于在CAM的读出操作和CAM的编程或擦除操作时，分别将所述单位单元与栅极耦合装置连接或断开。本专利技术的其他目的和特征，将通过结合附图对实施例的描述而得到进一步说明。在这些附图中图1A概略地示出闪速存储器的一种传统的代码可存储单元(CAM)的截面图；图1B为图1A所示传统的CAM单元的电路图；图2A为本专利技术的闪速存储器的第一实施例的布置图；图2B为图2A所示布置的电路图；图3为本专利技术的闪速存储器的第二实施例的电路图；图4为一曲线图，分别表示出本专利技术和传统专利技术的各自闪速存储器的电压一电流特性。图2A示出本专利技术的闪速存储器的第一实施例的布置图。代码可寻址存储(CAM)单元的结构与通用的单位单元300的结构相同。然而，因为在低电压时不能从这种结构的CAM单元中正确读出数据，在该CAM单元中增加了一个包含有一叠层电容器301的栅极耦合装置，从而提高了该CAM单元的总栅极耦合率。如图2A所示，单位单元300包括一浮置栅极31，一控制栅极32，一源区端(S)和一漏区端(D)。用所述叠层电容器301形成栅极耦合装置，以便单位单元300的浮置栅极31和控制栅极32能够相互耦合。换言之，叠层电容器301的上电极和下电极分别与单位单元300的浮置栅极31和控制栅极32相连接。在所述单位单元300和所述叠层电容器301之间设置一传输栅极302，该传输栅极302作为一转换电路操作。通过耦合其间设一金属线33，并施加一单元栅极电压(VCG)的一单元控制栅极触点35与一传输栅极第一触点36，所述传输栅极302与所述单位单元300耦合。同样，通过耦合一叠层栅极触点39和一传输栅极第二触点37，所述传输栅极302与所述叠层电容器301耦合，在所述两触点39和37之间设一金属线33。所述浮置栅极31将所述叠层电容器301和所述单位单元300连接在一起。标号38表示一传输栅极第三触点，其作为所述传输栅极302的输入终端。在CAM单元的读出操作中，传输栅极302分别转向与单位单元300和叠层电容器301，以便整个CAM单元的耦合率提高，与在叠层电容器301上产生的耦合率差不多。另一方面，在CAM单元的编程和擦除操作中，传输栅极302与单位单元300和叠层电容器301电断开。图2B为图2A所示布置的电路图。图3为本专利技术的闪速存储器的第二实施例的电路图。如图3所示，一单位单元400直接与一叠层电容器401相连接，而未在单位单元和叠层电容器之间设置一传输栅极。由于整个CAM单元的耦合率被叠层电容器401提高，CAM单元的擦除和读出操作便很容易执行。根据本专利技术所述的CAM单元的结构，所述CAM单元在擦除操作中具有高耦合率，是因为所述CAM单元不仅包括一单位单元，还包括一由叠层栅极形成的附加栅极耦合装置。从而，由于在被指定的用于擦除的阈电压时，能够产生较高的电流，因而容易执行数据感测。图4为一曲线图，分别表示出本专利技术和传统专利技术的各自闪速存储器的电压-电流特性。如曲线图所示，曲线A表示本专利技术的闪速存储器的电压-电流特性，曲线B表示传统专利技术的闪速存储器的电压-电流特性。在一预定的控制栅极电压(VCG)下，比如在VT下，本专利技术的闪速存储单元的单元电流(cell current)升高得比传统专利技术的多，因为，曲线A表示的栅极耦合率比曲线B的更高。根据本专利技术，由于当所述CAM单元的耦合率提高时单元电流会升高，所以就更容易执行读出操作。同样，因为可以避免因所述CAM单元的过度擦除而导致的电荷保留特性的变坏，所以所述CAM单元的可靠性提高。而且，还具有另一个有益的效果，即，所述CAM单元的擦除速度会更高，从而CAM单元的操作更稳定。虽然本专利技术的优选实施例已经进行了表示和说明，但是，应当知道，本领域的技术人员可以在不背离本专利技术的精神的条件下进行不同的修改、增加和替换，本专利技术的范围由权利要求书限定。本文档来自技高网...

【技术保护点】
一种闪速存储器的代码可寻址存储器（ＣＡＭ），包括： 一单位单元，包括一浮置栅极和一控制栅极； 一与所述单位单元耦合的栅极耦合装置。

【技术特征摘要】
KR 1999-12-28 63890/991．一种闪速存储器的代码可寻址存储器(CAM)，包括一单位单元，包括一浮置栅极和一控制栅极；一与所述单位单元耦合的栅极耦合装置。2．根据权利要求1所述的代码可寻址存储器，其中所述的栅极耦合装置由一叠层电容器形成，该叠层电容器包括一上电极和一下电极，其中所述上电极与所述控制栅...

【专利技术属性】
技术研发人员：安秉振，
申请(专利权)人：现代电子产业株式会社，
类型：发明
国别省市：KR[韩国]