一种技术基于从处理器接收的一个序列编程周期和宽度值的组合来提供无失真且可预测的实时ＰＷＭ波形。在一个示范实施例中，这通过如下方式实现：使用两组寄存器来存储周期和宽度值，以及三级周期寄存器进一步存储具有它们相关联的定时控制的周期值，以提供...

一种使用非常有效的设计工具为实现Ｍ７Ｎ的比率变化开发的采样率变换系统。本发明的采样率变换系统是作为具有Ｎ值噪声整型控制的基于级联积分梳状滤波器（ＣＩＣ）的内插采样率变换器实现的。就抽取器而言，利用Ｍ值噪声整型控制。在内插器中，Ｎ值是平均...

在具有被多路复用到具有输出的共用输出级的两个输入级的电路中，所述两个输入级之一包括具有基极、集电极和发射极的晶体管；当所述两个输入级之一被禁止时保护晶体管免受β降级的方法包括：对于施加到所述两个输入级之一的第一电压范围，将基级箝位到基本...

一种保护电路防止差动输入电路如，ＲＦ电路的静电放电。电路包括第一和第二个二极管（Ｑ１，Ｄ２），按相对方向连接在第一差动输入针（ＩＰ）和一个假接地节点（２３６）之间；第三和第四个二极管（Ｑ３，Ｄ４），按相对方向连接在第二差动输入针（ＩＰＢ...

本发明公开了在微电机结构上形成持久的抗静摩擦表面的方法，且该结构仍是以晶片的形式存在（例如在它们被分割成装配封装用的分散器件之前）。该方法包括产生低静摩擦表面的材料的汽相沉积。它还公开了有效地赋予芯片以抗静摩擦性质的化合物，这些化合物包...

一种集成电路熔断器，包括：衬底中的Ｐ－型和Ｎ－型区，该Ｐ－型和Ｎ－型区在结处邻接；Ｐ型和Ｎ型结上的导电层；以及对导电层的电路连接，用于响应于熔断器编程信号来施加充分的电能以在结处使导电层开路。也提供一种用于制造集成电路熔断器的方法。

本申请解决擦除ＥＥＰＲＯＭ期间产生的ＦＮ隧穿擦除周期没有自限性的问题。现有方法通过采用监视算法来解决该问题。然而，这些算法使擦除过程时间变慢。本申请提供另一种方法来擦除ＥＥＰＲＯＭ单元，该方法减少了对监视算法的需要。所述方法包括提高擦除...

多处理机系统包括分布式总线判优系统，其中总线判优是在被接在总线上的多个处理器中每个处理器上同时发生的。每个处理器都有配置与其它的本地判优器一样的本地判优器和专用的请求线。每个本地判优器都被接在各自的专用请求线上，以便监视该线上表示处理器...

有ＤＲＡＭ的集成电路的各个方面被揭示出来。在一个实施方案中，集成电路包括ＤＲＡＭ，后者（１）预先将位线充电到朝两种存储单元逻辑状态中较弱的状态偏置的电压，（２）有选择地以减少刷新数据所需要的功率的反转形式储存这样的数据（在至少一个实施方...

提供了一种存储器，其中每个存储单元可以处于第一状态或第二状态，并且应处于所述第一状态的那些单元总是正确地上电到该状态，而应处于所述第二状态的单元可能不正确地上电。计数装置被提供为对处于所述状态中的任一种的单元的数目进行计数并将该数目与预...

提供了一种采集和平均电路，其中，在采样阶段期间，采样块４和６中的电容器顺序连接到输入信号以对其进行采样，然后电容器被隔离以保持样本。然后电容器连接到组合／平均装置，以便形成样本值的平均值。

一种提供从模拟信号提取数据的方法和装置。该方法包括：导出数据位置信号，所述数据位置信号具有标识模拟信号的幅度转变相位的幅度转变；以及，响应于所述数据位置信号，选择相位与所述模拟信号的幅度转变相位不同的采样时钟信号。该装置包括：信号发生器...

本发明提供了一种使用预测指导的抽取搜索运动估计算法的方法和设备。所述预测指导的抽取搜索运动估计算法产生用于对来自视频序列的帧内的宏块进行编码的运动向量。所述算法包括：产生全像素种子向量，在所产生的种子向量周围执行全像素搜索，其后进行分数...

中央处理单元包括大量的为了执行指令一起合作的功能单元。芯片上的存储器被分成若干个部分，每个部分都被接到相关联的内部总线上。所有的功能单元都被这样接到每条内部总线上，以致每个功能单元都能对所有的存储单元进行读／写操作。为了与存储器进行事务...

多级总线结构包括多个处理器以及一个或多个共享周边设备；如存储器。这种结构含有多个总线主控设备，每个主控设备都与各自的总线相连，这种结构还包括多个总线伺服设备，每个伺服设备也与各自的总线相连。一个总线判优模块有选择地与一些总线相连，这就使...

接口设备提供一个通用串行输入／输出（Ｉ／Ｏ）端口，功能是可编程的，依照一个储存的指令顺序由可编程状态机执行。这些指令使得可编程状态机依照标准或者其它预先确定的串行Ｉ／Ｏ通信参数集来规定串行Ｉ／Ｏ端口。

数字信号处理系统包括多个处理器和内存第一个或多个共享外围设备。其体系结构包括多个总线主控设备，它们连接到各自的总线上。还有一些连接在各自总线上的总线从属设备。一个总线判决模块选择性地将这些总线互连起来，所以当多个总线主控设备访问不同的总...

本文涉及用于数字信息处理器的方法和设备，这些方法和设备支持数字存储缓冲区。在本发明的某一方面，数字信号处理器接收互换指令，并通过将第一地址寄存器中的内容与第二地址寄存器中的内容进行对换而对互换指令做出响应。在另一方面，数字信号处理器接收...

一种在具有深度ｐ的流水线执行单元中执行指令流的方法，包括：　　　　加载指令流；　　　　探测在已加载的指令流中指令的迭代；　　　　交叉在流水线中的指令的实例的ｐ流，以致流水线为实例的ｐ流提供存储介质；　　　　探测迭代的结束；和　　　　在所...

一种指令对准单元，用于在具有管线架构的数字处理器中对准指令。该指令对准单元包括：指令队列；管线级ｎ中的当前指令缓冲器和下一指令缓冲器；管线级ｎ＋１中的经对准指令缓冲器；指令提取逻辑，用于从指令高速缓存或从下一指令缓冲器向该当前指令缓冲器...