多处理器数据处理系统技术方案

数字信号处理系统包括多个处理器和内存第一个或多个共享外围设备。其体系结构包括多个总线主控设备，它们连接到各自的总线上。还有一些连接在各自总线上的总线从属设备。一个总线判决模块选择性地将这些总线互连起来，所以当多个总线主控设备访问不同的总线从属设备时不会发生用阻塞，而当多个总线主控设备访问同一个总线从属设备时，带宽缺乏就被避免了。这种结构被总线判决法所支持，包括基于中断方式的分层应用法、指定时隙旋转法和循环法等，它们避免了带宽缺乏和总线争夺期间的总线锁定。系统另外还包括高速缓存系统，它允许一个进程按照保存于可更改非易失存储器中的可更改的程序进行实时数字信号处理，程序的部分被临时地上载到本地快速内存当中。（*该技术在2020年保护过期，可自由使用*）

【技术实现步骤摘要】
相关申请的交叉引用这份申请书与Joern Soerensen于2000年11月3日提交的美国专利申请号(尚未指定)相关，并在此通过引证被并入本文。背景1.专利
本专利专利技术总的来说是关于小型数字信号处理系统，例如移动电话。本专利技术特别涉及系统，数字信号处理器通过这个系统执行软件程序或步骤，这些软件或步骤可以随时简化、改变或升级。2.相关领域通信设备，如移动电话等，完成多种数字信号处理功能。在过去的系统中，数字信号处理器(DSP)处理数字化的声音信号，微处理器控制单元(MCU)控制一般的系统操作，包括不同设备单元间通信的建立和拆除(例如话机)。最简单的传统系统中的DSP和MCU之间通过单端口和多端口共享内存互相通信，控制信号等等。无论如何，当DSP和MCU间允许通过例如共享内存来通信时，额外的功能和控制选择是有可能实现的。虽然DSP和MCU间不通信的系统也是可能实现的，但是对数据通信的支持相对话音的支持一样好的蜂窝通信的发展已经造成DSP和MCU间通信的巨大需要。通信标准也在发展中并将继续发展下去。标准通常被指定成为可以扩展的，或者新功能被定义为与现有标准后向兼容的，这样引入新功能时就无需替换已有的每一个部件。为了适应这种变化，存在着将运行于DSP或MCU上的常驻软件或固件从只读存储器(ROM)中移出的巨大压力。改变ROM常驻软件或固件是困难的，因为一般来说除了在工厂中一次性写入以外ROM不能擦写。最后，上述压力已经促使包含DSP、MCU、ROM和RAM的集成电路的发展。将RAM增加到集成电路系统中的经济代价和尺寸代价迫使DSP和MCU只要有可能就得共享RAM。为了便于DSP和MCU之间的通信，同时——作为额外的好处——为了避免浪费任何存储空间，DSP和MCU共享RAM。系统软件被载入到RAM中以便提供最大的灵活性和再配置系统的能力，使系统与进步中的通信标准一致。总之，当存储器被共享时，例如使用附附图说明图1的结构时，内存访问带宽成为严重问题。根据专利技术的一个方面，数字信号处理系统包含做实时数字声音信号处理的数字信号处理器(DSP)、通过总线连接到DSP上的可修改非易失程序存储器、和连接到DSP与程序存储器的高速缓存系统，这个高速缓存系统有程序存储器管理单元，它能把程序指令从可修改非易失的程序存储器中装载进来。对附图的摘要说明在附图中，相同索引符号指示相同的部分图1是含有共享内存的传统总线结构的方框示意图；图2是表达了本专利技术特征的典型总线结构的简单方框示意图；图3是图2中总线结构的详细方框图；图4是图2和图3中高速缓存系统部分的方框图；图5是程序存储器图；图6是图5系统的详细方框图；图7是存储器覆盖图；图8是物理存储器图；图9是图4和图6系统中PMMU的状态转移图。本专利技术的详细描述通过下面对本专利技术实施方案的详细描述可以更好地理解它。在下面的讨论中将提到总线，一组连接电路功能单元、系统或所讨论设备的信号通道会被解释。总线可能包括寻址部分和数据携带部分，高速缓存有时会个别地当作总线被提到。通常总线被分成2条或更多平行的信号通道用来携带多个比特的数据和地址信息，当然串行总线也是常见的。图2中画出了设备200，它是例如集成电路。这个设备包含一个数字信号处理器(DSP)子系统201和微控制单元(MCU)子系统202。其中DSP子系统201是处理器连接在上面的本地总线(未画出)。总线203为设备200的其他单元提供到DSP子系统201的外部连接(相对于DSP子系统201)；总线203也可以是DSP子系统201的本地总线。类似地，MCU子系统202包含一个本地总线——总线204，它为设备200的其他单元提供到MCU子系统202的外部连接(相对于MCU子系统202)。子系统201和202都包含处理器，所以设备200有多个处理器。为了提高每个处理器的性能，它们被给与带自己的本地总线(分别为203和204)的自己的子系统(201，202)。这些将在下面非常详细地讨论。如上所述，DSP子系统201和MCU子系统202分别包含DSP(下面讨论)和MCU(下面讨论)。DSP和MCU都是总线主控设备，就是说它们可以要求通过各自的本地总线访问到设备200的其它单元。如果这样的结构在设计要求中更好地贯彻，它们(子系统)可以包含多条内部总线。设备200还包含三个其它总线205、206和207，设备的若干其它单元连接到它们上。设备200的其他单元都是总线从属设备，它们对从总线主控设备来的访问要求给以响应。存储器——例如被用于作系统共享存储器的静态随机访问存储器(SRAM)——被连接到总线205。多种外围设备被归于连接到外围总线206上的外围子系统209中，它被设备200用来实现必要功能。最后，外部设备210，例如闪存(flash ROM)被连接到外部总线207。上面所提到的多种设备和总线的专用功能分块最好由设计者针对专门用途来优化。在这里描述的实施方案中，多种优化选择已经被应用使设备200适用于移动通信设备的核心，例如全球移动通信系统(GSM)手机，或支持码分多址(CDMA)等其他通信协议的手机，或支持无线应用协议(WAP)的设备。上述总线203、204、205、206和207通过总线判决模块(BAM)211互联，总线判决模块包括内存直接访问(DMA)子系统(未画出)。在后面会详细描述BAM211的配置和操作。(对BAM的)配置和操作将决定哪些总线在什么时间可以互通。BAM211的设计和操作被优化以保证DSP子系统201和MCU子系统202访问其它系统单元的最小带宽，并避免子系统201和202锁死另一个子系统。在设备200的实施方案中，所有总线主控设备，包括DSP子系统201和MCU子系统202，使用公共的单一的地址空间。使用单一的地址空间有很多重要的优点。例如，DSP子系统201和MCU子系统202可以通过传递指针在SRAM208中交换数据和代码，这个指针被写入到公用指定位置。单一地址空间的另一个好处是，BAM211所要求的地址解码逻辑被大大简化，因为无论如何同样的解码都是需要的，而同样的编码总线主控设备或总线从属设备总要单独翻译。单一地址空间还有一个好处就是系统结构非常对称。因为DSP和MCU使用同一地址空间，代码可以很容易地从一个设备移动到另一个上。这样，设计者可以更好地在DSP和MCU间分割代码，以避免危险的路径问题和处理器过载。结合图3，下面我们来详细介绍实施方案。首先介绍DSP子系统201。在DSP子系统201的中心有一个模拟设备218X作为DSP核心301。其它类型的DSP核心301也是可以的，包括MCU或其它设备的一部分，只要在软件和硬件上能提供DSP能力。在DSP子系统201中还有包括下载控制器、高速缓存与临时内存控制器和高速缓存的存储器管理系统302，和包括Viterbi协处理器303和通用加密引擎304等的DSP专有外围设备。这些DSP专有外围设备的功能在DSP或在外部软件和/或硬件中执行。在DSP子系统201种明显缺少的是内部只读存储器(ROM)。作为代替，DSP程序代码被动态地下载或缓存在DSP高速缓存305中。通过使用高速缓存305，DSP程序代码的下载对用户是透明的。使用传统缓存技术，不是所有特定本文档来自技高网...

【技术保护点】
一种数字信号处理系统，组成如下： 用于对数字声音信号做实时处理的数字信号处理器（ＤＳＰ）； 通过总线连接到ＤＳＰ的改变的非易失程序存储器； 连接到ＤＳＰ和可擦写非易失程序存储器上的高速缓存系统，这个系统有程序存储管理单元，它从可擦写非易失程序存储器上装载程序指令。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：保罗D克里尼斯克，乔恩索雷森，弗雷德里克鲍陶德，
申请(专利权)人：模拟装置公司，
类型：发明
国别省市：US[美国]