具有可配置数据/地址通道结构的数据处理系统技术方案

一种具有可配置数据／地址通道结构的数据处理系统，尤指一种利用非同步数据／地址通道来取代传统的同步数据总线，系统控制器与其相连元件之间通过多个通道来传送地址／数据，藉由系统控制器中的交换电路模组以及控制逻辑来决定不同元件之间的通道连接，并可根据实际的数据流量需求，决定所需要的通道数量而增加两元件之间的传输频宽，使数据传输最佳化；且每个通道在每次启动时只能维持单一传送方向，能节省数据传送过程中改变传送方向的转向时间，加速数据传递的速度。（*该技术在2019年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术有关一种具有可配置数据/地址通道结构的数据处理系统，尤指一种利用非同步数据/地址通道来取代传统的同步数据总线，能根据实际的数据流量需求，决定出所需要的通道数量而增加两元件之间的传输频宽的数据处理系统。如附图说明图1所示的传统电脑系统的基本结构图；一般电脑系统包括中央处理器10(CPU)、系统控制器20(system controller)、存储器30(memory)、视频子系统40(video subsystem)以及外围装置PCI元件50(peripheral component interconnect device)。上述各元件的连结是利用多条数据线的总线(bus)来进行数据的传递。系统控制器20是作为中央处理器10及其他系统元件(如存储器30、视频子系统40及外围装置PCI元件50)之间的桥接界面。以一般电脑系统为例，即为系统芯片组(chipsets)或是北桥芯片(north bridge)。在系统控制器20与CPU10之间的系统总线11(system bus)中，包含多条并行的数据线(Data I/O)以及地址线(Address I/O)，以目前Pentium II和Power PC为例，共有64条数据线以及32条地址线，用以并行接收/传送数据和地址。另外系统控制器20和存储器30之间的存储器总线31(memory bus)，则包括64条数据线以及数条地址线(根据不同的存储器类型而不同)。这些传统总线的另一项特征是单一性，例如当存储器30要传送数据到视频子系统40时，则全部的数据I/O和地址I/O都会被使用在此时的传送状态中，存储器30不可能一边送数据给视频子系统40而同时又送数据给CPU10。简单的说，上述总线有两个特点(1)并行多条的数据/地址线，这在数据/地址数据信息的处理频宽上具有较佳的性能，举例来说，数据线由32条增加到64条，在相同的操作时钟下，频宽可以增加一倍。(2)单一性和同步性(synchronous)，其优点在于时序关系可以定义得非常清楚，因此在实际操作上很方便，有利于实现总线两端元件的通信协议。传统总线的并行化和同步化特性固然有其优点，但是也有下列缺点(1)时钟频率大致是以8MHz→16MHz→33MHz→66MHz→100MHz的轨迹发展。然而，随着操作时钟频率的逐渐提高，同步化变得非常困难。(2)目前大多数电脑系统所使用的总线的数据/地址线比特宽度(bitwidth)为64比特宽度的数据线，未来可预贝的是128比特宽度的总线将会是主流。比特宽度的增加即意味着集成电路IC接脚数量(pin count)的增加，而且所增加的接脚数相当的大。接脚数量太大则会导致封装的难度增加，体积变大等等的缺点。其中以系统控制器20的接脚数量影响最大(这是因为其必须对每个与其相连的元件，分别增加对应的接脚)。(3)并行化的数据/地址线在出现同时切换(由0变1，由1变0)的情况时，在功率的消耗上会比较大，同时产生较大的干扰信号。(4)系统控制器20能够处理的数据流量为固定的，所以即使其相连元件通过增加数据/地址接脚数量的方式来增加频宽，也不见得可以增加整体性能。换言之，最后结果可能只是徒然增加接脚数而已。本专利技术的主要目的是提供一种具有可配置数据/地址通道结构的数据处理系统，其利用非同步数据/地址通道来取代传统的同步数据总线。系统控制器与其相连元件之间通过多个通道来传送地址/数据，藉由系统控制器中的交换电路模组以及控制逻辑来决定不同元件之间的通道连接，并可以根据实际的数据流量需求，决定出所需要的通道数量而增加两元件之间的传输频宽，达到数据传输的最佳化。本专利技术的目的是这样实现的一种具有可配置数据/地址通道结构的数据处理系统，该系统是由中央处理器、存储器及多个外围装置所构成，上述各元件之间是通过多个可以独立运行的通道与系统控制器连结，以传递数据与地址信息；其特征在于该系统控制器包含有交换电路模组及控制逻辑；该控制逻辑是接收上述各元件所送来的传输需求，并且设定交换电路模组内的组态，以建立数据传输双方的通道并依据数据信息传输量的大小机动地调整通道配置数量和决定通道的状态。其中该控制逻辑是根据元件的实际传输需求，产生一组传输方向设定信号及交换控制信号，用以控制交换电路模组动作。上述各元件欲传送数据时，必须提供指示所要传送的目的元件的标记信息、所要传送的数据信息、以及该数据在该目的元件的地址数据信息。其中该交换电路模组是由多个数据缓冲器所组成，可以是固定方向、动态方向及多重通道设定组态三种交换电路模组中的任一种，或是其他变化的模式。其中该固定方向设定组态是指各个数据缓冲器只能设定为单一方向，藉由同方向的缓冲器连结构成信息传输的通道。其中该动态方向设定组态是指每个数据缓冲器对外的连线是双向可设定的，每个连线的方向是由控制逻辑在配置时加以设定。其中该多重通道设定组态是指每个数据缓冲器的对外连线方向为双向的，每一个数据缓冲器是配置给邻近相连结的元件通道。其中该通道每次启动时维持单一传送方向，在通道内传送的地址/数据则是通过既定的传输格式进行，以节省在数据信息传送过程中需要改变传送方向的转向时间。其中该系统控制器与各元件之间设有通道对应的界面处理电路，连接的双方以相同通道传输协议来进行数据信息的传递。其中该通道包含有数条信号线，每条信号线是依照通道传输协议来进行数据的传送。本专利技术的特点是通过多个通道来传送地址/数据，以及藉由系统控制器中的交换电路模组以及控制逻辑来决定不同元件之间的通道连接，并可以根据实际的数据流量需求，决定出所需要的通道数量；而且，每个通道本身是独立运作的，以较多通道进行数据信息传输时，可以增加两元件之间的传输频宽和获得较高的数据传输速率，达到数据传输的最佳化。此外，每个通道在设定完成后，需要维持单一方向的传输，藉此可以避免回转时间所造成的时间延迟，加速数据信息传递的速度。下面参阅附图，对本专利技术的结构设计、特征和技术原理，作一详细的说明图1为传统电脑系统的基本结构图；图2为传统技术与本专利技术的差异示意图；图3为本专利技术的第一种结构示意图；图4为本专利技术的第二种结构示意图；图5为本专利技术的动作流程图；图6为固定方向设定组态的交换电路模组示意图；图7为动态方向设定组态的交换电路模组示意图；图8为多重通道设定组态的交换电路模组示意图。本专利技术所采用的结构，是以适应型数据/地址通道模型来取代传统的总线结构。传统技术与本专利技术之间的差异可由图2看出(参见图2)。在传统的总线结构(如图2左半部)中，各元件(如上述，在此图中以一元件A通称之，请配合参见图1所示)是以总线方式连接系统控制器20，原始总线包含了地址总线21(16比特)以及数据总线22(64比特)。以存储器存取为例，由于数据总线的单一性与同步性的特点，此时的存取请求是单一时间对单一存储器进行读或写固定地址。对于元件A本身而言，此种情况即为单一处理程序(single processing)。而在本专利技术所提供的通道结构中，相同的连接脚数可以构成数条通道CH，每个通道CH则可以依照需求加以配置。也就是说，在同一时间，对于存储器需求可以读或写不同的地址。如果以与上述相同的接脚数量来说，可以组成8个通道CH，每通道CH有10条信号线。如此即本文档来自技高网...

【技术保护点】
一种具有可配置数据／地址通道结构的数据处理系统，该系统是由中央处理器、存储器及多个外围装置所构成，上述各元件之间是通过多个可以独立运行的通道与系统控制器连结，以传递数据与地址信息；其特征在于：该系统控制器包含有交换电路模组及控制逻辑；该控制逻辑是接收上述各元件所送来的传输需求，并且设定交换电路模组内的组态，以建立数据传输双方的通道并依据数据信息传输量的大小机动地调整通道配置数量和决定通道的状态。

【技术特征摘要】

【专利技术属性】
技术研发人员：后健慈，徐秀莹，
申请(专利权)人：盖内蒂克瓦尔有限公司，
类型：发明
国别省市：VG[英属维尔京群岛]