接收器（１０２）使用基于边缘的时钟和数据恢复，比如使用闪存模数转换器架构来实施增强的数据接收。在范例实施方式中，所述装置实施第一相位调节控制回路，其具有比如开关鉴相器，开关鉴相器检测数据转变，用以通过调节边缘采样器的边缘时钟的相位来调节...

一种用于同步选通的存储器系统１０的系统和方法。在存储器读和／或存储器写操作期间，相应的数据选通根据本地时钟信号７１／７３在数据目的地５０／５５被采样。基于采样的结果，数据选通和本地时钟信号被同步。以这种方式，数据与本地时钟信号同步，使得...

系统，除了其他实施列之外，包括集成电路缓冲器器件（可以耦合到主设备，诸如存储器控制器）和多个集成电路存储器器件之间的拓扑（数据和／或控制／地址信息）。例如，响应使用单一飞越（或总线）信号通路从集成电路缓冲器器件提供到多个集成电路缓冲器器...

公开了一种依据与有线通信链路有关的性能度量，调节耦合到有线通信链路的电子装置的电源电压的方法。基于该性能度量生成电压调节信号。该电压调节信号随后用于更新到该电子装置的电源电压。

一种存储器系统，包括具有多Ｎ个存储器控制器块的存储器控制器，每个存储器控制器块通过外部请求端口传送独立事务请求。请求端口经由点对点连接耦合到从１到Ｎ个存储器设备，其中每个存储器设备包括Ｎ个独立可寻址存储器块。所有的外部请求端口都连接到该...

公开了一种存储器系统，其包括：存储器控制器和定义第一存储器层级的易失性存储器设备的第一集合。该易失性存储器设备的第一集合布置在至少一个第一存储器模块上，其以菊花链式配置耦合至存储器控制器。第一集成电路缓冲器设备包括在该模块上。该系统具有...

描述了一种电路的实施方式。此电路包括接收机电路，其包括第一采样器（３１２－１）和第二采样器（３１２－２）。接收机电路中的时钟数据恢复电路（３２４）调整接收机电路的采样时间，使得采样时间接近与接收信号相关联的眼图的边沿处的信号交叉点。接收...

一种接收器包括：连续时间均衡器、判决反馈均衡器（ＤＦＥ）、数据和误差采样逻辑，以及适应引擎。接收器基于测量第一后体ＩＳＩ建立连续时间均衡器的适当的均衡设置，校正与最近的数据符号（第一后体ＩＳＩ）相关的符号间干扰（ＩＳＩ）。

一种用于在通信信道的常规操作期间时常提供校准周期的执行的方法和系统。校准周期包括将常规数据源从发送器解除连接并在常规数据源位置上提供校准模式。使用第二部件上的接收器从通信链路接收校准模式。响应于接收到的校准模式而确定通信信道的参数的经校...

本发明涉及一种在矩阵拓扑中包括多个集成电路存储器器件和多个缓冲器器件的存储器模块。具体地，涉及一种存储器模块，包括从多个相应的集成电路缓冲器器件向存储器模块连接器接口提供数据的多个数据通路，所述集成电路缓冲器器件访问来自相关联的多个集成...

一种用于在通信信道的常规操作期间时常提供校准周期的执行的方法和系统。校准周期包括将常规数据源从发送器解除连接并在常规数据源位置上提供校准模式。使用第二部件上的接收器从通信链路接收校准模式。响应于接收到的校准模式而确定通信信道的参数的经校...

所描述的是一种在同一差分信道上传送差分信号和共模信号的通信系统。容噪通信方案使用容易由差分接收机恢复的低幅共模信号，因此可以实现很高的差分数据率。某些实施例利用共模信号来传输反向信道信号，以调整差分发射机的特性。即使在前向信道发射机失调...

一种设备，包括用以从第一通信链路接收信号的第一接口，其中该接收信号包括带外（ＯＯＢ）信息。耦合到第一接口的检测器检测ＯＯＢ信息。耦合到检测器的编码器将ＯＯＢ信息编码成一个或者多个符号（例如控制字符）。第二接口耦合到编码器和第二通信链路（...

提供了一种方法和系统，用于比如在系统的初始化时执行利用了旨在穷举的算法的第一校准序列以建立操作值，而且时常执行第二校准序列以测量参数中的漂移和响应该测量的漂移来更新该操作值。该第二校准序列比该第一校准序列利用通信通道的更少资源。在一个实...

描述了对在执行写入操作中涉及的信号之间的定时关系进行校准的系统，其包括耦接到存储器芯片集合的存储器控制器，其中每个存储器芯片包括被配置为校准在写入操作期间在存储器芯片处从存储器控制器接收的数据选通信号和时钟信号之间的相位关系的相位检测器...

一种具有多个存储器设备的存储器系统，其通过以下降低平均访问延迟：针对物理存储器的不同区域支持不同延迟；提供有助于将频繁访问的存储器地址置于物理存储器的最低延迟区域的地址映射；以及，将频繁访问的存储器地址分配到物理存储器的最低延迟区域。

一种微线程存储器器件。提供多个存储体，每个存储体包括多行存储单元并且具有如下存取限制：在对给定的一行存储单元的连续存取之间必须产生至少最小存取时间间隔。提供传送控制电路，用以响应于第一存储器存取请求而在多个存储体与外部信号路径之间传送第...

一种存储系统，具有存储控制器和与存储控制器耦合的存储装置。存储控制器向存储装置输出写数据值。存储装置从存储控制器接收写数据值，并且将写数据值与屏蔽键值比较。如果写数据值与屏蔽键值匹配，则存储装置不存储写数据值。如果写数据值不与屏蔽键值匹...

一种存储器模块，包括从多个相应的集成电路缓冲器器件向存储器模块连接器接口提供数据的多个数据通路，所述集成电路缓冲器器件访问来自相关联的多个集成电路存储器器件的数据。该存储器模块形成多个“数据分片”或者耦合至相应的集成电路缓冲器器件的存储...

一种具有分级管芯上端接的集成电路器件。该集成电路器件包括用以接收数据信号的输入以及第一端接电路和第二端接电路。第一端接电路包括第一负载单元和用以将第一负载单元可开关切换地耦合到数据信号输入的第一开关单元。第二端接电路包括第二负载单元和用...