公开了一种存储器系统，其包括：存储器控制器和定义第一存储器层级的易失性存储器设备的第一集合。该易失性存储器设备的第一集合布置在至少一个第一存储器模块上，其以菊花链式配置耦合至存储器控制器。第一集成电路缓冲器设备包括在该模块上。该系统具有定义第二存储器层级的非易失性存储器设备的第二集合。该非易失性存储器设备的第二集合布置在至少一个第二存储器模块上，其以菊花链式配置耦合至至少一个第一存储器模块。第二模块包括第二集成电路缓冲器设备。配置该系统以使得在存储器控制器和第二存储器层级之间传输的信号通过第一存储器层级。
【技术实现步骤摘要】
【国外来华专利技术】
本公开内容在此一般地涉及集成电路设备和/或此类i殳备的高速 信令。
技术介绍
在各种存储器技术以及实现那些存储器技术中，在存储器系统 的性能、耐久性、密度、成本和功耗方面存在着显著差异。虽然特存储器技术可能具有相对较长的写入时间，这可能不适于某些应用。 对于特定存储器位置，特定的存储器技术可能限于相对低的写操作 数量。在超过限制的写操作数量之后，则可能不能可靠地存储以及 从存储器位置取回信息。在密度方面，存储器技术可以约为其他存 储器技术的四到十倍，或比其他存储器技术占用小得多的表面积/体 积。某些存储器技术的成本约为其他存储器技术的一半。以不同的 存储器技术进行存储器访问操作期间，可以使用各种电压或电流， 这导致了不同的功耗率。因此，某些存储器技术比其他存储器技术 使用更多的功率。附图说明通过示例的方式、并且不通过限制的方式示出了实施方式。在 附图中，类似的标号表示类似的元素。图1示出了基于存储器模块布局和设备类型组织为逻辑和物理 层的分层存储器系统。图2A示出了具有层级电路的集成电路緩冲器设备。图2B示出了类似于图2A的集成电路緩冲器设备。 图3A示出了不同层级模块之间的相关数据映射。 图3B示出了不同层级模块之间的相关地址映射。 图4示出了具有层级电路的控制器。图5A-5D是示出了操作具有存储器模块层级的存储器系统的方 法的流程图。具体实施例方式除其他实施方式之外，存储器系统包括控制器和具有不同类型 集成电路存储器设备的存储器模块层级。(存储器模块的)层级包 括一个或多个具有特定类型集成电路存储器设备的存储器模块。与 具有带有单个类型集成电路存储器设备的存储器模块的系统相比，存储器模块的层级可以增加总系统性能。通过在第 一层级中使用第 一类型集成电路存储器设备，总系统读取延迟可以减小并且写数据 耐久性可以增大；同时通过在第二层级中使用成本更小并且功耗更 小的第二类型集成电路存储器设备，而减小了总成本和功耗。例如， 至少一个易失性存储器设备布置在第一层级中，并且至少一个非易 失性存储器设备布置在第二层级中，从而该第一层级可以充当控制 器和第二层级的读取/写入高速緩存。在实施方式中，层级以菊花链方式耦合。第一信号路径将控制 器耦合至具有易失性集成电路存储器设备的第一存储器模块。第二 信号路径将第一存储器模块耦合至具有非易失性存储器设备的第二 存储器模块。控制器在第一信号路径上传送有待存储在易失性存储器设备中的控制信息和写数据。通过第 一 存储器模块将用于非易失 性存储器设备的控制信息和写数据从控制器传送到第 一 信号路径 上，并且继而传送到第二信号路径上。同样地，控制器通过第一存 储器模块从第一信号路径和第二信号路径访问存储在易失性和非易 失性存储器设备上的读数据。控制信息、读数据和写数据可以通过 布置在第一存储器模块上的集成电路緩冲器设备，来在第一和第二信号路径之间传送。在其他实施方式之中，用于操作具有存储器模块层级的存储器系统的方法包括在第一层级中緩沖/高速緩存已经存储在第二层级 中的写数据的块。然后，响应于控制信号，该写数据的块可以通过 将高速緩存至第一层级中的写数据的块传送到第二层级中而被重写 (或刷新/恢复)。来自于第二层级的读数据可以以块的形式传送到 第一层级，同时控制器访问存储(读数据或写数据)在第一层级中 的数据。可以将写数据重映射到层级中的不同存储器位置，以分散 并最小化写耐久性。将被存储在第二层级中的写数据可以存储在第 一层级中，并且由控制器读取，同时写数据的块从第一层级传送并 且存储在第二层级中。将被存储在第二层级中的写数据可以被重映 射，并且存储在第一层级中，或在检测到有缺陷的存储器位置时存 储在第一层级中的不同位置。图1示出了全緩沖存储器系统100的一个实施方式，该存储器 系统100采用存储器控制器110、第一存储器模块118形式的存储器 设备的第一集合、以及第二存储器模块120形式的存储器设备的第 二集合。点到点串行链接140a、 140b和150a、 150b形式的各个上 游和下游信号路径以菊花链式配置将控制器耦合至存储器模块。时 钟源130将系统时钟信号分发到控制器和存储器模块。在实施方式中，存储器控制器110可以类似于那些与全緩冲双 列内插式存储器模块(FBDIMM) —起使用的那些，其中，该存储 器控制器传输串行化的控制、地址和写数据信号，并且接收与 FBDIMM信令协议一致的串行化的读数据信号。通常，这包括串行 链接发送器形式的发送电路，以驱动沿着下游串行链接140a从控制 器到第一存储器模块的复用控制、地址和写数据信号。控制器上的 接收器电路与上游串行链接150a接口连接，从而从第一模块118接 收串行化读数据。控制器可以将层级电路180用于管理分层活动， 这将在下文更全面地公开。继续参考图1，第一存储器模块118包括集成电路(IC) 125形式的緩冲器设备，以及动态随机访问存储器(DRAM) IC 103a-h形式的多个易失性存储器设备。緩冲器IC包括用于与控制器110和第二存储器模块120通信的各对上游和下游端口 。在一个实施方式中，緩冲器IC包括层级电路190，其可以补充或替代控制器层级电路180。緩冲器IC经由各个控制/地址和数据总线(为了清楚起见，示为单个总线)与DRAM设备通信。DRAM设备可以是XDR (n)类型或DDR(n)类型，通常以非常快速的读取和写入时间以及高密度而著称。进一步参考图1,第二存储器模块120类似于第一存储器模块118,具有緩沖器IC 126和多个存储器设备104a-h。然而，用于第二模块的存储器设备是非易失性类型，诸如闪存。闪存设备特征在于低成本、低功率、高密度以及能够以类似于DRAM的速率读取数据。然而，对闪存设备的写操作通常包括经常花费数毫秒来完成的擦除时间。此外，按照写入同一存储块的数据，闪存设备具有有限的持久性。为了解决该问题，緩沖器IC包括优化对非易失性设备的写入操作的电路，这将在下文更全面地描述。在实施方式中，第一模块118和第二模块120通过上游串行链接150和下游串行链接140，以点到点菊花链方式通过各个緩冲器IC互连。以此方式，在涉及控制器110和第二模块120的任何事务中，数据必须流过第一模块118。通过将易失性存储器设备集合定位在比非易失性设备更接近控制器的位置，可以在101和102处定义相应的第一和第二水平层级。上述分层架构可以很多方式扩展。例如，可以将一个或多个易失性存储器模块组织为第一水平层级，并且定位在建立第二水平存储器层级的一个或多个非易失性模块的上游(更接近控制器)。为了根据每个模块的位置和设备类型定义的层级来支持系统的操作，用于易失性和非易失性存储器模块的緩冲器IC 125和126包括用于在协调事务中辅助存储器控制器110的逻辑，如下文更全面地描述。9图2A示出了实施方式中具有HRCH电路190的IC緩沖器设备200a。 IC緩冲器设备200a对应于图1所示的緩冲器设备126,其由一个或多个非易失性存储器模块120使用。在备选实施方式中，HRCH电路190的一个或多个电路可以布置在控制器110中或分布在控制器IIO和IC緩冲器设备126之间。IC緩冲器设备200a可以本文档来自技高网...
【技术保护点】
一种存储器系统，包括： 存储器控制器； 定义第一存储器层级的易失性存储器设备的第一集合，所述易失性存储器设备的第一集合布置在至少一个第一存储器模块上，所述至少一个第一存储器模块以菊花链式配置耦合至所述存储器控制器，并且包括第一集成电路缓冲器设备； 定义第二存储器层级的非易失性存储器设备的第二集合，所述非易失性存储器设备的第二集合布置在至少一个第二存储器模块上，所述至少一个第二存储器模块以菊花链式配置耦合至所述至少一个第一存储器模块，并且包括第二集成电路缓冲器设备。
【技术特征摘要】
【国外来华专利技术】...
【专利技术属性】
技术研发人员：C哈姆佩尔，M霍罗韦兹，
申请(专利权)人：拉姆伯斯公司，
类型：发明
国别省市：US[]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。