本发明描述一种能够获取并执行可变长度指令的处理器，其具有拥有至少两个长度的指令。所述处理器在多个模式下操作。所述模式中的一者将可获取和执行的指令限制为较长长度的指令。指令高速缓冲存储器用于将可变长度指令及其相关联的预解码位字段存储在指令...

本发明揭示一种处理系统，其具有由总线连接的发送组件和接收组件。所述总线可配置有发射和接收通道。所述发射通道可具有多个子通道。所述发送组件可经配置以在所述子通道的每一者上广播包含所述子通道每一者上的读取和写入地址位置、读取和写入控制信号和...

在有休眠能力的系统中确定同步号的求模计数的装置和方法。此同步号被存储在比较寄存器中，并且将此同步号减去一比较号，此比较号等于此模数在预定范围内与二的幂之积的最大值。如果此差值为零，则此差值被存储在比较寄存器中以取代先前存储在寄存器中的号...

一种将两个运算数相乘的方法，其包含：　　　　将两个运算数输入到阵列乘法器中，其中所述阵列乘法器包含含有Ｎ×Ｍ个阵列元件的阵列和最终进位传播加法器，使得至少一个运算数朝向所述阵列的最高有效行或列位移，以减少用于计算所述运算数的乘积的阵列元...

本发明揭示用于处理通信（例如，ＣＤＭＡ）系统中的传输的技术。多线程处理器处理经由与所述多线程处理器相关联的多个处理器管线进行操作的多个线程，并为所述多线程处理器从第一线程切换到第二线程预先确定触发事件。可变且动态地确定所述触发事件以优化...

本发明提供一种用于优化转换后备缓冲器条目的系统。所述系统包括：转换后备缓冲器，其经配置以存储若干个条目，每一条目具有大小属性，每一条目参考对应页面；及控制逻辑，其经配置以在新页面与现有条目所参考的现有页面相邻接的情况下在转换后备缓冲器中...

分支目标地址高速缓冲存储器（ＢＴＡＣ）将至少两个分支目标地址存储在每一高速缓冲存储器线中。所述ＢＴＡＣ由截短的分支指令地址来加索引。从分支预测偏移表获得的偏移来确定采用所述分支目标地址中的哪一个作为经预测的分支目标地址。可以数种方式对所...

本文揭示用于在通信（例如，ＣＤＭＡ）系统中处理传输的技术。所述方法及系统对混合长度（例如，１６位及３２位）的指令及包括混合长度指令的指令分组进行编码及处理。这包括对第一长度的多个指令及第二长度的多个指令进行编码。所述方法及系统对具有至少...

本发明涉及一种弱有序处理系统及用于在弱有序处理系统中强制执行强有序存储器存取请求的方法。所述处理系统包括多个存储器装置及多个处理器。所述处理器的每一者均经配置以向存储器装置中的一者或多者产生存储器存取请求，其中存储器存取请求的每一者均具...

本发明揭示用于媒体数据存储管理的技术及机构。简短地说，媒体控制组件监控本地装置上媒体文件的使用模式。将使用模式降到给定阈值以下的任何媒体文件识别为微调候选者。所述媒体控制组件通过从所述媒体文件中去除数据（内容）来对那些微调候选者进行微调...

所描述的是自动更新数据语言中的变量的各种方法和装置。通过以下步骤来更新动态变量：解析用数据语言编写的包含该动态变量的指令，在存储器中建立该动态变量，为该动态变量赋值，以及在不解析此用数据语言描述并包含该动态变量的指令的情况下更新该动态变...

本发明揭示一种用于对一装置（３００）上的一共享资源进行动态仲裁的系统。做为在所述装置（３００）上执行的应用程序（３２２、３２４、３２６），其向声音管理器（３１８）和照相机管理器（３２０）提交请求以访问相关的装置资源。所述请求经处理以将每...

一种方法，其包括：　　　　从指令队列发出含有反向分支路径的反向程序重定向构造；　　　　确定所述反向分支路径是否被采用；　　　　响应于所述反向分支路径被采用而确定由所述反向分支路径指示的目标指令是否已存储在所述指令队列中；　　　　响应于所...

执行条件指令以使其无条件地向目标提供输出，所述条件指令经架构以接收一个或多个操作数作为输入、在满足条件的情况下向目标输出对所述操作数实施的运算的结果且在不满足所述条件的情况下不提供输出。所述条件指令获得所述目标的先前值（也就是说，由曾更...

本发明涉及一种弱有序处理系统及用于在弱有序处理系统中强制执行强有序存储器存取请求的方法。所述处理系统包括多个存储器装置及多个处理器。总线互连经配置以使所述处理器介接到所述存储器装置。所述总线互连进一步经配置以通过如下方式对从始发处理器到...

为在不中间调度线程的情况下在多线程系统中设置一个或多个事件，首先使调度器变得实质上无效。然后，例如通过重复地调用功能以针对每一将要设置的事件一次设置单个事件来设置所述事件。然后，将所述调度器恢复到其正常有效性。可通过人为地将正在处理的当...

设备和方法可包含多媒体测试引擎，其可操作以基于包括可下载到无线装置的测试脚本的测试配置的执行而运用并测试所述无线装置的多媒体应用程序编程接口（ＡＰＩ）。所述测试引擎驻留在所述无线装置的存储器中，且可操作以基于所述测试配置而收集多媒体测试...

本发明揭示一种处理器装置，所述处理器装置包含存储器及响应于所述存储器的定序器。所述定序器支持极长指令字（ＶＬＩＷ）型指令且至少一个ＶＬＩＷ指令包在执行期间使用若干个操作数。所述处理器装置进一步包含多个响应于所述定序器的指令执行单元及多个...

一种芯片上系统（ＳｏＣ）集成电路（ＩＣ）减少了总线争用并改进了总线利用率。所述ＳｏＣＩＣ包含开关矩阵型总线控制器。与所述总线控制器互连的主设备发布对数据的请求并响应于所述请求而接收请求的数据。与所述总线控制器互连的从设备接收所述对数据的...

对共享共同资源的多个应用进行仲裁，使得可避免由于不可用的资源而引起的故障。每当应用（例如，数据应用）想要执行要求使用共享资源（例如，ＲＦ接收器）的操作（例如，ＰＰＰ再同步）时，确定所述资源是否可用。在所述资源不可用时，可延迟所述操作。如...