一种处理器包含经配置以将数据存储在多个页中的存储器、ＴＬＢ以及ＴＬＢ控制器。所述ＴＬＢ经配置以在由具有虚拟地址的指令存取时搜索允许将所述虚拟地址转译为所述多个页中一页的物理地址的地址转译信息，并在所述ＴＬＢ内找到所述地址转译信息时提供所...

将来自以第一数据速率操作的源域（３１１）的数据传送到以不同数据速率操作的另一域（３１３）中的ＦＩＦＯ（３１９）。所述ＦＩＦＯ（３１９）在将数据传送到数据宿之前缓冲数据以便进一步处理或存储。源侧计数器（３２５）跟踪所述ＦＩＦＯ中的可用空间...

描述了为多种资源类型提供变体以及通过使用公用变量和有组织的文件结构来高效率地管理这些资源的各种方法和装置。一文件结构由例如＊ｌａｎｇ变量等的公用变量来组织，并且包括资源引用，由此一旦定义了该公用变量，就可以使用相同的指令，通过利用修改该...

一种处理器的获取部分包括指令高速缓冲存储器和用于获得指令的若干级的管线。指令可越过高速缓冲存储器线边界。所述管线级处理两个地址以恢复完整的边界越过指令。在此类处理期间，如果所述指令的第二段不在所述高速缓冲存储器中，那么使相对于第一线的获...

一种用于高速缓存用于具有多个操作状态的处理器的指令的方法和设备。所述处理器的所述操作状态中的至少两者支持不同的指令组。当所述处理器在所述状态中的一者下操作时，可从存储器检索指令块。可根据所述状态中的所述一者对所述指令进行预解码，并将其加...

一种完成二进制补码运算的方法，其包含接收多个字节值，以及将所述多个字节值划分为第一部分和第二部分。此外，所述方法包含将所述第一部分输入到第一４∶２压缩器的第一段，对所述第一部分执行第一４∶２压缩运算以产生具有第一行和从所述第一行偏移一个...

一种包括分支预测电路的微处理器，所述分支预测电路经配置以基于预测被获取到指令管线内的分支指令是被采取还是不被采取来为所述微处理器的所述指令管线引导指令获取，所述分支预测电路包括：　　　　分支目标高速缓冲存储器，其经配置以存储针对已知分支...

在多处理器系统中，控制对给定处理器的以内存库工作的高速缓冲存储器的存取，使得共享数据存取指向指定用于保存共享数据的一个或一个以上内存库，且／或非共享数据存取指向指定用于保存非共享数据的一个或一个以上内存库。可将非共享数据内存库指定为专门...

在一个或多个实施例中，处理器包含一个或多个电路以响应于检测到分支误预测而从指令管线中选择性地冲刷指令，以便冲刷标记为依赖于与分支误预测相关联的分支指令的指令。因此，所述一个或多个电路可经配置以标记提取到所述处理器的指令管线中的指令以指示...

在高度并行可编程数据处理器中，对一个或多个处理元件的自动选择功率及能量控制使并行程度匹配于所监视的条件。举例来说，所述并行处理器的逻辑检测何时程序操作（例如，用于特定任务或由于所检测的温度）需要少于全宽度的数据路径。作为响应，所述控制逻...

本发明揭示一种用于检测预装载的未激活核心应用程序并发送请求与所述预装载的未激活核心应用程序相关联的激活状态的激活查询请求的系统。所述系统还包括通过网络发送所述激活查询请求。所述系统还包括接收与所述预装载的未激活核心应用程序相关联的所述激...

在一个实施例中，提供设备，其包含嵌入式装置模拟引擎、应用程序运行控制器以及状态提供程序。提供所述嵌入式装置模拟引擎以在除目标嵌入式装置以外的计算机平台上模拟为所述目标嵌入式装置编辑的３Ｄ应用程序。提供所述应用程序运行控制器以控制所述３Ｄ...

一种共享转换后备缓冲器方法，其包括：在遇到异常／中断时将存储在第一选定寄存器组中的数据保存到存储器中的线程专有区域的预定区段；重新启用异常且视情况重新启用中断；在安全地准许另一异常的同时解决所述异常／中断的原因；及将所述保存的数据恢复到...

在与针对ＤＲＡＭ阵列中的数据的ＳＤＲＡＭ读取和写入循环无缝交替的同步读取循环中，从ＳＤＲＡＭ读取未存储于所述ＳＤＲＡＭ模块的所述ＤＲＡＭ阵列中的数据，例如温度传感器的输出。针对所有读取循环维持控制信息，所述控制信息在数据未存储于ＤＲＡＭ...

本发明揭示一种多线程处理器装置，且所述多线程处理器装置包含经配置以执行多个可执行程序线程的处理器以及模式控制寄存器。所述模式控制寄存器包含用以控制所述多个可执行程序线程中的第一者的第一执行模式的第一数据字段，以及用以控制所述多个可执行程...

固定数量的可变长度指令存储在指令高速缓存器的每一线中。所述可变长度指令沿预定的边界对准。由于所述线中的每一指令的长度是未知的，且因此所述指令占据的存储器的范围是未知的，所以计算出下一紧随指令的地址并用高速缓存线对其进行存储。在将所述指令...

本发明揭示一种寄存器堆。所述寄存器堆包括多个寄存器及一解码器。所述解码器可经配置以接收所述寄存器中的任一者的地址，且在所述被寻址寄存器中的数据无效时停用对所述被寻址寄存器的读取操作。

本发明揭示用于实施已重新排序计算机指令的系统和方法。计算机处理器从第一存储器地址中载入第一值，并将所述第一值和所述第二值两者记录在表格或队列中。所述处理器将第二值存储到相同的存储器地址，并驱逐先前的表格条目或将所述第二值添加到先前的表格...

本发明揭示一种总线仲裁算法，其可通过考虑总线事务的方向及／或所耗用的总线信道带宽精确地控制分配到每一主装置的相对总线信道带宽。至少一个加权寄存器与每一主装置相关联；在一个实施例中，每个总线信道具有一个加权寄存器。给所述寄存器周期性地加载...

一种减少可编程处理器的功率消耗的方法，其包含：　　　　监视从对所述可编程处理器的多个功能单元中的一者的操作的最后调用以来的时间；　　　　监视从所述一个功能单元的先前最后关闭以来的时间；　　　　当所述从所述最后调用以来的时间超出当前阈值时...