芯片上系统集成电路、电子系统及在其内传送数据的方法技术方案

一种芯片上系统（ＳｏＣ）集成电路（ＩＣ）减少了总线争用并改进了总线利用率。所述ＳｏＣＩＣ包含开关矩阵型总线控制器。与所述总线控制器互连的主设备发布对数据的请求并响应于所述请求而接收请求的数据。与所述总线控制器互连的从设备接收所述对数据的请求并将所述请求的数据提供给所述请求主设备。由所述总线控制器发布的控制信号向每个从设备指示哪些主设备未准备就绪从所述从设备处接收其请求的数据。所述从设备延迟对任何未对所述请求的数据准备就绪的主机传送数据，并将数据提供给准备就绪从所述从设备处接收其请求的数据的不同主设备。

【技术实现步骤摘要】
【国外来华专利技术】
所涉及的
大体上为芯片上系统(SoC)集成电路(IC)。更确切地说，所涉 及的
为一种用于在SoC IC内改进总线利用率的方法。
技术介绍
术语芯片上系统(SoC) IC用来指代所有所要和/或必要功能均集成到并制造在单个 管芯或衬底上的系统。由此，SoCIC大体上包含各种电路系统功能块，例如，举例来说 微处理器、数字信号处理器、存储器阵列、缓冲器等。此种电路系统功能块有时称为核 心。所述核心中每一者均电连接到SoCIC内的系统总线，其通过所述系统总线与彼此且 与其它任何连接到所述总线的装置交换数据。更确切地说，在SoCIC内，发布存取(向其写入数据或从其读取数据)另一核心的 请求的核心具有各种名称起始核心、起始器或总线主设备(master)。起始器或主设备 想要存取的核心(即，接收写入数据或提供读取数据的核心)称为目标或从设备(slave)。 为了避免总线争用(其是在两个或两个以上核心试图在总线上放置数据或从总线检索数 据时发生的冲突)，在SoCIC内并入总线控制器。总线控制器通常包含仲裁器，所述仲裁器选择在任何给定时间准许哪个主设备存取 从设备。因此，通过确保在任何给本文档来自技高网...

【技术保护点】
一种芯片上系统（ＳｏＣ）集成电路（ＩＣ），其包括：总线控制器；至少一个主设备，每个至少一个主设备经由各自的主设备数据总线与所述总线控制器互连，所述主设备发布对数据的请求并响应于所述对数据的请求而接收请求的数据；至少一 个从设备，每个至少一个从设备经由各自的从设备数据总线与所述总线控制器互连，所述从设备接收所述对数据的请求并响应于此而提供所述请求的数据；以及控制信号，其由所述总线控制器发布，并且向每个从设备指示主设备从所述从设备接收其请求的数据的准 备情况。

【技术特征摘要】
【国外来华专利技术】US 2005-2-10 11/055,9221.一种芯片上系统(SoC)集成电路(IC)，其包括总线控制器；至少一个主设备，每个至少一个主设备经由各自的主设备数据总线与所述总线控制器互连，所述主设备发布对数据的请求并响应于所述对数据的请求而接收请求的数据；至少一个从设备，每个至少一个从设备经由各自的从设备数据总线与所述总线控制器互连，所述从设备接收所述对数据的请求并响应于此而提供所述请求的数据；以及控制信号，其由所述总线控制器发布，并且向每个从设备指示主设备从所述从设备接收其请求的数据的准备情况。2. 根据权利要求1所述的SoCIC，其中所述控制信号向每个从设备指示哪些主设备未 准备就绪接收请求的数据。3. 根据权利要求2所述的SoCIC,其中所述控制信号进一步向每个从设备指示哪些主 设备准备就绪接收请求的数据。4. 根据权利要求2所述的SoCIC，其中当第一控制信号指示第一主设备未准备就绪接 收第一请求的数据时，第一从设备延迟对所述第一主设备请求的所述第一数据的传 送。5. 根据权利要求2所述的SoC IC,其中所述第一控制信号进一步指示第二主设备准备 就绪从所述第一从设备接收由其请求的第二数据，所述第一从设备响应于所述第一 控制信号将所述第二请求的数据传送到所述第二主设备。6. 根据权利要求2所述的SoCIC，所述从设备中的每一者均包含各自的缓冲器，当相 应的控制信号向特定从设备指示请求主设备未准备就绪接收请求的数据时，所述请 求主设备从所述特定从设备请求的所述数据被保留在所述特定从设备的缓冲器中，所述请求的数据被保留在所述特定从设备的缓冲器中，直到所述相应的控制信号向 所述特定从设备指示所述主设备准备就绪从所述特定从设备接收所述请求的数据 为止。7. —种电子系统，其包括总线控制器；至少一个主设备，每个至少一个主设备经由各自的主设备数据总线与所述总线控 制器互连，所述主设备发布对数据的请求并响应于所述对数据的请求而接收请求的 数据；至少一个从设备，每个至少一个从设备经由各自的从设备数据总线与所述总线控 制器互连，所述从设备经配置以接收所述对数据的请求并提供所述请求的数据；以 及控制信号，其由所述总线控制器向所述从设备发布，所述控制信号向所述从设备 指示所述主设备接收请求的数据的准备情况。8. 根据权利要求7所述的电子系统，其中所述控制信号向所述从设备指示哪些主设备 未准备就绪接收请求的数据。9. 根据权利要求8所述的电子系统，其中所述控制信号向所述从设备指示哪些主设备 未准备就绪接收请求的数据。10. 根据权利要求8所述的电子系统，其中当第一控制信号指示第一主设备未准备就绪 接收第一请求的数据时，第一从设备延迟对所述第一主设备请求的所述第一数据的 传送。11. 根据权利要求8所述的电子系统，其中所述第一控制信号进一步指示第二主设备准 备就绪从所述第一从设备接收由其请求的第二数据，所述第一从设备响应于所述第 一控制信号将所述第二请求的数据传送到所述第二主设备。12. 根据权利要求8所述的电子系统，所述从设备中的每一者均包含各自的缓冲器，当 相应的控制信号向特定从设备指示请求主设备未准备就绪接收请求的数据时，所述请求主设备从所述特定从设备请求的所述数据被保留在所述特定从设备的缓冲器 中，所述请求的数据被保留在所述特定从设备的缓冲器中，直到所述相应的控制信 号向所述特定从设备指示所述主设备准备就绪从所述特定从设备接收所述请求的 数据为止。13. —种芯片上系统(SoC)集成电路(IC),其包括衬底；总线控制器，其设置在所述衬底上；至少一个主设备，其设置在所述衬底上，每个至少一个主设备经由也设置在所述 衬底上...

【专利技术属性】
技术研发人员：J普拉喀什苏布拉马尼亚姆贾纳桑，佩里威尔曼小雷马克吕斯，
申请(专利权)人：高通股份有限公司，
类型：发明
国别省市：US[美国]