本发明涉及除法和模运算。在一些示例中，一种设备(500)包括具有输入线(530)的除法逻辑电路(510)，该输入线包括第一最低有效输入线(534)。该除法逻辑电路(510)还包括临时输出线(540)，该临时输出线包括第二最低有效线(54...

本申请涉及细粒度测试电源控制的分布式机制。一种集成电路(200)包括一组处理器内核(202、204、206)，其中的每一个处理器内核包括BIST逻辑电路(203、205、207)和耦合到BIST逻辑逻辑电路(203、205、207)的存...

本申请公开了具有高相对介电常数层的集成高压电子器件。一种磁性组件(110)包括具有核心介电层(161)、介电堆叠层(162、163、164、165)、高介电常数介电层(181、182)以及第一和第二图案化导电特征(109、111)的多层...

一种升压转换器包括输入端子(102)、输出端子(106)、开关端子(112)、低侧晶体管(108)和降压模式检测电路(302)。低侧晶体管(108)耦合到开关端子(112)。降压模式检测电路(302)耦合到低侧晶体管(108)。降压模式...

本申请公开了多堆叠式电容器。一种堆叠式电容器包括电容器堆叠(120)。电容器堆叠(120)包括具有第一表面(111)和相对的第二表面(112)的基板(110)、在基板(110)上或其上方的第一电介质层(121)，以及在第一电介质层(12...

本申请题为“减小的半导体晶圆弯曲和翘曲”。形成(900)集成电路，例如通过首先同时形成(904)第一前段工艺(FEOL)层(122)和第二FEOL层(124A)，该第一FEOL层具有第一厚度和接触或面向半导体衬底前侧的表面，而该第二FE...

本申请题为“改进的镍铬铝薄膜电阻器”。一种集成电路(200)包括形成在电介质层(102，218A)上方的薄膜电阻器主体(104，226)。界面层(106)形成在薄膜电阻器主体上并且电阻器头(108，228)形成在界面层上。薄膜电阻器主体...

在所描述的示例中，一种装置(400)包括：至少一个电极(302)，其具有在衬底的第一表面上的基部并且远离基部延伸至端部；对置电极(425)，其与至少一个电极的端部间隔开并且具有面向端部的第一导电表面；以及具有腔体(322)的封装件(43...

本申请公开了用于有源钳位驱动器的高压雪崩二极管。一种集成电路(200)包括半导体衬底(202)的表面(210)之下的浅P型阱(SPW)(216)和表面(210)之下的浅N型阱(SNW)(214)。SPW(216)形成二极管的阳极且SNW...

本申请公开了具有时域IQMM估计的收发机。接收机包括开关网络(134)、混频器(136)以及IQ失配(IQMM)估计电路(144)。该开关网络(134)适于耦合到发射机(102)的输出。开关网络(134)被配置为可选择地交换差分对的互补...

本申请题为“检测和处置共存事件”。一种方法(500)包括由片上系统(SoC)的共存控制器检测SoC部件的共存事件的发生(502)；由共存控制器向共存协调器提供共存事件的发生的指示(504)；以及响应于从共存协调器接收到操作点改变请求，由...

一种多通道数字隔离器，其包括数字隔离器(120B)和互锁电路(250)。该隔离器包括具有发射器输出的发射器(305)、具有接收器输入和接收器输出的接收器(310)、耦合在发射器输出和接收器输入之间的隔离势垒(220)、以及具有缓冲器输入...

本申请公开了用于动态调整DCDC转换器峰值电流和安全LDO禁用的硬件方案。在一个示例中，一种设备包括控制器(104)和直流(DC)

一种电子设备包括多层级封装衬底、导电引线、管芯和封装结构。该多层级封装衬底具有第一层级、第二层级和第三层级，每一层级都具有图案化导电特征和模制电介质特征。第一层级包括带有形成第一绕组的多个线匝的第一图案化导电特征。第二层级包括第二图案化...

本申请公开了差分对的NBTI保护。在示例中，一种系统(200)包括具有第一输入(128)和第二输入(130)的差分输入器件(126)。该系统(200)包括窗口发生器(102)，该窗口发生器被配置为在第一输出处输出高于参考电压的第一电压和...

在一些示例中，一种装置(104)包括开关调节器电路(112)、输出电路(114)、占空比比较电路(106)、电流比较电路(108)和开关调节器控制电路(110)。开关调节器电路(112)在第一电压和第二电压之间切换。输出电路(114)具...

示例DC

一种电路(102)包括：并行数据接口(108)；以及转换控制电路系统(1101)，转换控制电路系统耦合到并行数据接口(108)。转换控制电路系统(110)被配置为：接收输入位流样本(S(m))；根据目标标准确定输入位流样本(S(m))的...

本申请涉及对集成电路(IC)芯片的测试，并公开用于评估对制造的集成电路(IC)芯片的测试的方法(600)，其包括提供(615)IC设计(108)的故障注入设计(DfFI)实例，其表征基于IC设计(108)的IC芯片(104)中的可控元件...

在示例中，芯片级封装件CSP(100)包括：半导体管芯(102)；耦合到半导体管芯的导电端子(108)；以及覆盖半导体管芯的背侧(101)和半导体管芯的侧壁(103)的非导电涂层(104)。非导电涂层具有小于45微米的厚度。涂层具有小于...