【技术实现步骤摘要】
具有高相对介电常数层的集成高压电子器件
技术介绍
[0001]集成磁性组件和电路的变压器绕组、电感器和电容器可能遭受介电击穿,特别是在诸如层压隔离、硅电容器和电感器隔离技术的高电压隔离产品中。击穿可能是由于金属结构拐角处的高电场抑制了电压电势而引起的。通过增加电压节点之间的间距可以缓解介电击穿,但这种方法会导致更大的器件设计。另一种方法是改变导体的曲率,但这受到制造工艺能力的限制。
技术实现思路
[0002]一方面,一种电子器件包括封装结构和封装结构中的磁性组件。该磁性组件包括多层级层压或金属化结构,该多层级层压或金属化结构具有核心介电层、介电堆叠层、高介电常数介电层和图案化导电特征。该介电堆叠层具有第一相对介电常数。导电特征形成在介电堆叠层中的相应的一个或一对上或之间的金属层中。高介电常数介电层在第一图案化导电特征和介电堆叠层或核心介电层中的一个之间延伸并与其接触。高介电常数介电层具有第二相对介电常数,该第二相对介电常数至少是第一相对介电常数的1.5倍。
[0003]另一方面,一种磁性组件包括具有核心介电层、介电堆叠层、高介 ...
【技术保护点】
【技术特征摘要】
1.一种电子器件,包括:封装结构;以及所述封装结构中的磁性组件,所述磁性组件包括多层级层压或金属化结构,所述多层级层压或金属化结构具有核心介电层、介电堆叠层、高介电常数介电层和导电特征;所述核心介电层和所述介电堆叠层在正交的第一方向和第二方向的相应平面中延伸,并且沿着与所述第一方向和所述第二方向正交的第三方向堆叠,并且所述介电堆叠层具有第一相对介电常数;所述导电特征形成在所述介电堆叠层中的相应的一个或一对上或之间的金属层中,并且所述导电特征包括第一图案化导电结构和第二图案化导电结构;以及所述高介电常数介电层在所述第一图案化导电特征与所述介电堆叠层或所述核心介电层中的一个之间延伸并与其接触,所述高介电常数介电层具有第二相对介电常数,并且所述第二相对介电常数是所述第一相对介电常数的至少1.5倍。2.根据权利要求1所述的电子器件,其中所述第二相对介电常数为6以上且500以下。3.根据权利要求1所述的电子器件,其中所述第二相对介电常数为10以上且20以下。4.根据权利要求1所述的电子器件,其中所述高介电常数介电层沿所述第三方向具有5μm以上且20μm以下的最小厚度。5.根据权利要求1所述的电子器件,其中所述磁性组件包括第二高介电常数介电层,所述第二高介电常数介电层在所述第二图案化导电特征与所述介电堆叠层或所述核心介电层中的另一个之间延伸并与其接触,所述第二高介电常数介电层具有所述第二相对介电常数。6.根据权利要求5所述的电子器件,其中:所述第一图案化导电特征具有多匝以形成第一绕组;所述第二图案化导电特征具有多匝以形成第二绕组,并且所述核心介电层沿着所述第三方向定位在所述第一图案化导电特征和所述第二图案化导电特征之间。7.根据权利要求1所述的电子器件,其中所述磁性组件包括多层级层压结构。8.根据权利要求1所述的电子器件,其中所述高介电常数介电层包括具有填料颗粒的聚合物材料,并且所述填料颗粒包括氧化铝、二氧化锆、钛酸钡、锆酸钡或氧化铪。9.根据权利要求1所述的电子器件,其中所述磁性组件包括半导体管芯的多层级金属化结构。10.根据权利要求8所述的电子器件,其中所述高介电常数介电层包括氧化铪、二氧化钛、氧化铝或二氧化锆。11.根据权利要求1所述的电子器件,其中:所述第一图案化导电特征具有多匝以形成第一绕组;所述第二图案化导电特征具有多匝以形成第二绕组,并且所述核心介电层沿着所述第三方向定位在所述第一图案化导电特征和所述第二图案化导电特征之间。12.一种磁性组件,包括:多层级层压或金属化结构,其具有核心介电层、介电堆叠层、高介电常数介电层和导电
特征;所述核心介电层和所述介电堆叠层在正交的第一方向和第二方向的相应平面中延伸,并且沿着与所述第一方向...
【专利技术属性】
技术研发人员:E,
申请(专利权)人:德克萨斯仪器股份有限公司,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。