本发明公开了一种应用于SARADC中宽输入共模电压范围的动态比较器电路，包括：预放大器和锁存器，以及电源端VDD；所述电源端VDD的两端分别连接PM1和PM2，所述PM1连接输入对管NM1，所述输入对管NM1连接VINN，所述PM2连接...

本发明公开了一种ADC下极板采样电路，包括：共模电平检测部分和ADC采样电容部分，所述共模电平检测部分包括共模电平保护电路，所述ADC采样电容部分包括ADC采样电路；所述共模电平保护电路是由三组电阻分压，两个比较器以及相对应的逻辑电路组...

本发明公开了一种应用于ADC下极板采样的输入共模电平保护电路，包括三组开关电容，二个比较器以及相应的逻辑电路组成，二个所述比较器包括比较器i1、比较器i2；第一组开关电容由电容C<subgt;1P</subgt;、电容C&l...

本发明公开了一种支持动态分配的运算单元结构，涉及运算芯片技术领域，包括：共享运算单元模块，设置有寄存器和N个运算单元；寄存器用于对已占用的运算单元数量进行判断；加速模块，通过MUX与N个运算单元相连接；加速模块调用运算单元进行工作前，先...

本发明公开了应用于高速SAR ADC的逻辑电路，包括若干个电容组成的DAC开关电容阵列，所述DAC开关电容阵列连接有DAC控制电路，所述DAC控制电路连接有比较器，比较器连接有时钟采样模块和延时控制模块，所述DAC控制电路由于若干个锁存...

本发明公开了一种低压晶体管在高压环境下控制电源切换的电路，具体涉及控制电路技术领域，包括点DIN、点DOUT、点V2P5、四个电阻R、两个电阻R1、点MP1、点MP2、点MP3、点MN1、点MN2、点MN3、点VH和点VL；所述点DIN...

本发明公开了应用于高速高精度SAR ADC的开关电容阵列，属于SAR ADC的电容技术领域，其采用桥接结构来减小总电容面积，该开关电容阵列包括：采样电容C<subgt;x[n‑1]</subgt;，C<subgt;x[...

本发明公开了一种ADC用于测试性能参数的数据压缩存储方法，涉及数据压缩技术领域，其技术方案要点是一种ADC用于测试性能参数的数据压缩存储方法，所述ADC用于测试性能参数的数据压缩存储方法包括以下步骤：通过对周期性的正弦波在一个周期内进行...

本发明公开了一种动态调整计算速度的FFT实现方法，属于数字处理技术领域；本发明通过系统总线接口将待计算的数据按地址加载到FFT内部缓存中，在加载数据的过程中，根据FFT蝶形运算单元类型基‑2、基‑4和基‑8，由地址映射单元对输入数据的地...

本发明公开了一种自偏置的压控振荡器电路，包括NMOS管主开关电路、偏置电流基准源电路和电流控制振荡器，所述电流控制电流控制振荡器与NMOS管主开关电路的电流输出端连接，所述NMOS管主开关电路的栅极用于接入VCTL控制电压，所述自偏置电...

本发明公开了一种解决全数字传感器裕量小的系统，属于传感器技术领域，包含DIV模块和多个延迟单元，多个延时单元之间级联构成一个总延迟线，所述总延迟线分为一长一短的两个延迟线，DIV模块的信号输入端连接时钟信号clock，DIV模块的信号输...

本发明公开了一种小面积、控制简单、全数字可编程延迟电路，属于延时电路技术领域，包含由多个延迟单元级联构成的延迟线，所述延迟单元是由1个反相器和3个异或门构成的可编程延时单元；本发明采用全数字电路实现延迟电路，只需要数字方式的布局布线，就...

本发明公开了一种小面积全数字可编程延迟电路，属于延时电路技术领域，包含一条延时线，所述延时线由多个结构相同的延时单元组成，多个结构延时单元之间依次级联，每个延时单元均设有TR接口、in接口、pass接口、ret接口和out接口；本发明采...

本发明公开了一种防窥探，防篡改，低功耗屏蔽罩，属于芯片屏蔽罩制造技术领域，该屏蔽罩设置在芯片在最高金属层上，屏蔽罩内设置有驱动器、真随机数产生器、校验器和若干根屏蔽线，驱动器利用缓冲器或者反相器驱动校检数据，而校验器相应的利用缓冲器或者...

本发明公开了一种低误码率的SAR ADC电路，包括：依次相接的电容DAC阵列、比较器和SAR逻辑电路，所述SAR逻辑电路产生比较器的使能信号和电容DAC阵列的控制信号；所述SAR逻辑电路包括M个位处理单元和对应的M个DFF单元，其中M≥...

本发明公开了一种应用于低电源电压ADC的比较器，包括第一至第二十三MOS管。其为两级结构，第一级为第一至八MOS管以及第二十三MOS管构成的动态预放大器，通过第七MOS管、第八MOS管控制积分时间从而调整动态放大器的增益；复位状态时通过...

本发明公开了一种弛张振荡器，包括：对称布置的两组RC充电电路、二选一开关、低通滤波器、两个比较器、RS寄存器和压控延迟单脉冲电路，两组所述RC充电电路各自的第一端分别连接对应所述比较器的反相输入端，各自的第二端分别通过所述二选一开关连接...

本发明公开了一种逐次逼近型ADC的电容校准方法，包括：以理想电容的数字权重初始化开关电容模块中所有待校准电容的差分模式数字权重和单端模式数字权重；依次获取各待校准电容的差分模式下的实际数字权重，并赋值给对应所述差分模式数字权重；依次获取...

本发明公开了一种差分输入SAR ADC的开关电容电路，接收P端输入信号、N端输入信号、P端参考电平、N端参考电平以及共模电平，包括：上下对称的电容阵列C1和电容阵列C2，所述电容阵列C1的信号输入端接P端输入信号；所述电容阵列C2的信号...

本发明公开了一种高速SAR ADC电路，包括：电容DAC阵列、比较器、REF电路、时钟逻辑电路和数据逻辑电路，所述REF电路连接所述电容DAC阵列；所述电容DAC阵列连接所述比较器的两个输入端；所述比较器连接所述时钟逻辑电路和数据逻辑电...