【技术实现步骤摘要】
本专利技术涉及数字处理，更具体地说，它涉及一种动态调整计算速度的fft实现方法。
技术介绍
1、传统fft实现结构通常使用固定数量的乘法器和sram(static random-accessmemory，静态随机存储器)资源，无法针对系统资源使用情况进行动态调整。当系统内处于空闲状态的乘法器较多时，该fft结构无法调用更多的乘法器加速运算，造成fft的计算延迟无法缩减，当系统内其他处理模块运算量较大时，而此时fft处于空闲状态，由于其他模块无法调用fft内部的乘法器以实现加速运算，这会造成乘法器资源的浪费。
技术实现思路
1、针对现有技术存在的不足，本专利技术的目的在于提供一种动态调整计算速度的fft实现方法，用于解决上述技术问题。
2、本专利技术的目的可以通过以下技术方案实现：
3、一种动态调整计算速度的fft实现方法，包括如下步骤：
4、步骤一：soc将n点待计算的原始数据，根据地址映射单元的地址映射规则，通过系统总线接口写入fft内部缓存中，以n＝4096点fft为例，地址信号的位宽为12位，地址映射规则如图2所示；fft内部缓存分为m个块存储器；
5、步骤二：通道控制模块查询系统乘法器阵列中处于空闲状态的乘法器数量k，若k为0，则进入等待状态，若k大于1，则配置蝶形运算模块的并行计算通道数为k，0＜k≤m；
6、步骤三：通过蝶形运算模块启动一阶fft运算，蝶形运算模块分为m个蝶形运算单元，蝶形运算单元0，1，…，k
7、步骤四：若k＝m，则表示本阶fft计算已经完成，若k≤m/2，则蝶形运算单元k，k+1，…，2·k-1启动计算，若m/2＜k＜m，则蝶形运算单元k，k+1，…，m启动计算，直到块存储器sram m-1中的数据完成计算，表示本阶计算完成，进入步骤五；
8、步骤五：对已经计算完成的阶数进行计数，得到num_done，并与fft计算所需要的总阶数num_stage进行对比判断，以fft点数n＝4096点为例，当选择基-2蝶形运算单元时，所需要计算的阶数为num_stage＝log2(n)＝12，当选择基-4蝶形运算单元时，所需要计算的阶数为num_stage＝log4(n)＝6，当选择基-8蝶形运算单元时，所需要计算的阶数为num_stage＝log8(n)＝4，若num_done＝num_stage，则表示本次fft计算已经完成，否则进入步骤二，进行下一阶运算，直到所有阶数的运算都已经完成。
9、一种可动态调整计算速度的fft实现结构，包括总线接口、地址映射单元、fft内部缓存、蝶形运算模块、通道控制模块以及系统乘法器阵列；
10、soc(system on chip，片上系统)通过系统总线接口将待计算的数据按地址加载到fft内部缓存中，在加载数据的过程中，根据fft蝶形运算单元类型基-2、基-4和基-8，由地址映射单元对输入数据的地址进行调整，数据缓存完成后，由蝶形运算模块启动fft运算，通道控制模块根据系统乘法器阵列中空闲乘法器的数量，配置蝶形运算模块的并行通道数。
11、与现有方案相比，本专利技术的有益效果：
12、本专利技术根据系统空闲乘法器数量，动态改变并行计算的通道数，能够有效的利用系统的乘法器资源，提高乘法器使用效率，避免造成乘法器资源的浪费。
本文档来自技高网...【技术保护点】
1.一种动态调整计算速度的FFT实现方法，其特征在于，包括如下步骤：
【技术特征摘要】
1.一种动态调整计算速度的fft实...
【专利技术属性】
技术研发人员：周同，吴树伟，庄志青，胡红明，张希鹏，周玉镇，
申请(专利权)人：灿芯半导体上海股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。