【技术实现步骤摘要】
本专利技术属于sar adc的电容，具体涉及应用于高速高精度sar adc的开关电容阵列。
技术介绍
1、输入轨到轨的adc(analog to digital converter)有最大的输入范围，在测量等应用获得广泛使用。为了配合输入范围，其参考电压(vref)通常会通过片外基准源外灌来获得接近电源电压的精准参考电平。由于芯片管脚的寄生电感、寄生电阻会限制adc中电容阵列dac(digital to analog converter)的建立速度。传统方案需要在芯片上放置跟adc本身面积比拟的大尺寸去耦电容，且还需要对芯片的封装提出了较高的要求。
2、图1为传统的高精度sar adc电容阵列，由于sar adc的精度较高，会要求其开关电容建立时需要达到较高的精度；同时由于sar adc的精度高，其单位电容的取值会较大，如16bit adc其采样电容会达到十几pf的电容，其msb(most significant bit)位就已经>5pf，大电容的建立过程会对外置参考电压抽拉较大的电流，经由封装的寄生电感产生扰动电压，使得dac上的电压需要长时间建立。传统解决方案会在芯片上放达到nf级别的大面积去偶电容，并要求参考电压pin上的封装电感足够小，从而增加了封装成本。
技术实现思路
1、本专利技术的目的在于提供应用于高速高精度sar adc的开关电容阵列，以解决重点优化电容阵列中大电容部分的参考电平建立速度问题，并结合冗余电容缓解大电容快速建立时候的精度问题。
...【技术保护点】
1.应用于高速高精度SARADC的开关电容阵列，其采用桥接结构来减小总电容面积，其特征在于，该开关电容阵列包括：采样电容Cx[n-1]，Cx[n-2]，Cx[n-3]，Cx[n-4]、非采样电容Cz[n-5]，Cy[n-i]，Cy[n-i-1]，Cy[n-i-2]，Cz[n-i-3]和冗余位电容Czr[n-4]、Czr[n-i-2]；
2.根据权利要求1所述的应用于高速高精度SARADC的开关电容阵列，其特征在于：该开关电容阵列中，非采样电容Cz[n-5]，Cy[n-i]，Cy[n-i-1]，Cy[n-i-2]，Cz[n-i-3]与采样电容Cx[n-1]，Cx[n-2]，Cx[n-3]，Cx[n-4]的区别在于采样开关Sin[n-1]，Sip[n-1]是连接到VCM电平而非输入信号Vinp/Vinn。
3.根据权利要求1所述的应用于高速高精度SARADC的开关电容阵列，其特征在于：DAC电容Cxn[n-1]/Cxp[n-1]电容值为2n-1*Cu，Cu为SARADC的单位电容。
4.根据权利要求2所述的应用于高速高精度SARADC的开关电容阵列
5.根据权利要求4所述的应用于高速高精度SARADC的开关电容阵列，其特征在于：该开关电容阵列中，冗余位电容Czr[n-i-3]及其往后的电容与冗余位电容Czr[n-4]的开关电容结构一致。
...【技术特征摘要】
1.应用于高速高精度saradc的开关电容阵列，其采用桥接结构来减小总电容面积，其特征在于，该开关电容阵列包括：采样电容cx[n-1]，cx[n-2]，cx[n-3]，cx[n-4]、非采样电容cz[n-5]，cy[n-i]，cy[n-i-1]，cy[n-i-2]，cz[n-i-3]和冗余位电容czr[n-4]、czr[n-i-2]；
2.根据权利要求1所述的应用于高速高精度saradc的开关电容阵列，其特征在于：该开关电容阵列中，非采样电容cz[n-5]，cy[n-i]，cy[n-i-1]，cy[n-i-2]，cz[n-i-3]与采样电容cx[n-1]，cx[n-2]，cx[n-3]，cx[n-4]的区别在于采样开关sin[n-1]，sip[n-1]是连接到vcm电平而...
【专利技术属性】
技术研发人员：林志伦，庄志青，胡红明，张希鹏，周玉镇，
申请(专利权)人：灿芯半导体上海股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。