一种自偏置的压控振荡器电路制造技术

本发明专利技术公开了一种自偏置的压控振荡器电路，包括NMOS管主开关电路、偏置电流基准源电路和电流控制振荡器，所述电流控制电流控制振荡器与NMOS管主开关电路的电流输出端连接，所述NMOS管主开关电路的栅极用于接入VCTL控制电压，所述自偏置电流基准源电路的输入端用于连接高电平电源VDDH，所述自偏置电流基准源电路的输出端与NMOS管主开关电路的电流输入端连接，有效抑制电源纹波，同时也保证压控振荡器有更好的随机抖动和确定性抖动的性能，当压控振荡器的频率降低时，偏置电路的功耗也相应降低，相较于低压线性稳压器具有明显的功耗优势，不再依赖于低压线性稳压器提供稳定的电压，大大地简化了电路的设计并节省了芯片的面积。积。积。

【技术实现步骤摘要】
一种自偏置的压控振荡器电路


[0001]本专利技术属于电子器件
，涉及振荡器
，尤其是一种自偏置的压控振荡器电路。

技术介绍

[0002]传统的锁相环系统的电路框图，锁相环由鉴频鉴相器(PFD)、电荷泵(CP)、环路滤波器(LPF)、反馈分频器和压控振荡器(VCO)构成。其中压控振荡器是锁相环性能的关键模块。一个性能良好的锁相环系统，压控振荡器的器件噪声决定了锁相环输出时钟的随机抖动性能，而电源抑制比(PSRR)则决定了输出时钟确定性抖动性能，同时压控振荡器的线性度，也决定了锁相环回路的带宽和相位裕度的稳定性。
[0003]图1是一种传统的采样运放型的压控振荡器。它将控制电压VCTL输入运放、电阻和PMOS管组成的线性稳压器(Regulator)，将电压转化成电流。这种压控振荡器由于采用了运放构成的闭环回路，可以线性地将电压转换成电流，在实际的工程中得到较多的应用。
[0004]图2是一种采用NMOS管驱动的压控振荡器，通过调节NMOS管的栅极电压，调节流向电流控制振荡器的电流。栅极电压越高，振荡器振荡的频率越快。虽然该型的压控振荡器的线性度不如运放型的压控振荡器好，但是电路实现简单，器件数量较少，贡献的热噪声也少，所以该类型的压控振荡器有较好的随机抖动性能。
[0005]传统的压控振荡器如图1和图2所示，都需要采用低压差线性稳压器(LDO)产生稳定的电源，这样即使在较大的电源纹波扰动的情况下，LDO输出的电源也能够保持稳定，从而保证压控振荡器有比较好的确定性抖动性能。然而，由于LDO环路的带宽有限，高频的电源抖动无法得到抑制，这样高频的电源纹波就会干扰到压控振荡器的工作，降低了压控振荡器的性能。为了缓解高频电源纹波的影响，通常会在LDO的输出电源上添加足够多的电容，来抑制高频纹波。在有些LDO的设计中，过大的输出电容会影响LDO环路的稳定性，同时，电容的实现也要占用较大的芯片面积。

技术实现思路

[0006]本专利技术主要解决的技术问题是：传统的压控振荡器采用低压差线性稳压器(LDO)导致容易受到高频的电源抖动影响、造成芯片体积大的问题。
[0007]为了解决以上技术问题，本专利技术提供一种自偏置的压控振荡器电路，包括NMOS管主开关电路和电流控制振荡器，所述电流控制电流控制振荡器与NMOS管主开关电路的电流输出端连接，所述NMOS管主开关电路的栅极用于接入VCTL控制电压，改进之处在于，还包括自偏置电流基准源电路，所述自偏置电流基准源电路的输入端用于连接高电平电源VDDH，所述自偏置电流基准源电路的输出端与NMOS管主开关电路的电流输入端连接。提高电源纹波抑制能力，保证压控振荡器有更好的随机抖动和确定性抖动的性能，且噪声性能、功耗性能大为改善，在整体性能得到提升的同时，简化了电路的设计并节省了芯片的面积，使得芯片的体积减小。
[0008]进一步的，所述自偏置电流基准源电路包括PMOS管PM1、PMOS管PM2、PMOS管PM3、NMOS管NM2和NMOS管NM3和电容C1；
[0009]所述PMOS管PM1漏极作为自偏置电流基准源电路的输出端且和其自身的栅极连接，PMOS管PM1的源极、PMOS管PM2的源极、PMOS管PM3的源极和电容C1的一端共同连接且作为自偏置电流基准源电路的输入端，电容C1的另一端、PMOS管PM1栅极连接、PMOS管PM2的栅极、PMOS管PM3的栅极共同连接，PMOS管PM2的漏极与NMOS管NM2的漏极连接，PMOS管PM3的漏极与NMOS管NM3的漏极连接，NMOS管NM2的栅极与NMOS管NM3的栅极和漏极连接，NMOS管NM2的源极与NMOS管NM3的源极连接且用于接接地或者负电源VSS。自偏置电流基准源电路对电容C1的容值要求降低，导致电容数量和体积减小，从而芯片体积减小，电容C1保证了偏置电压能够跟踪高频电源纹波抖动，保证压控振荡器有更好的随机抖动和确定性抖动的性能。
[0010]进一步的，所述自偏置电流基准源电路包括PMOS管PM1、PMOS管PM2、PMOS管PM3、NMOS管NM2、NMOS管NM3、NMOS管NM4、NMOS管NM5、NMOS管NM6和电容C1；
[0011]所述PMOS管PM1漏极和其自身的栅极连接，所述PMOS管PM1漏极与NMOS管NM6的漏极连接，NMOS管NM6的源极作为自偏置电流基准源电路的输出端，PMOS管PM1的源极、PMOS管PM2的源极、PMOS管PM3的源极和电容C1的一端共同连接且作为自偏置电流基准源电路的输入端，电容C1的另一端、PMOS管PM1栅极连接、PMOS管PM2的栅极、PMOS管PM3的栅极共同连接，PMOS管PM2的漏极与NMOS管NM5的漏极连接，PMOS管PM3的漏极与NMOS管NM4的漏极连接，NMOS管NM4的栅极、NMOS管NM5的栅极和漏极、NMOS管NM6的栅极连接，NMOS管NM5的源极与MOS管NM2的漏极连接，NMOS管NM4的源极与NMOS管NM3的漏极连接，NMOS管NM2的源极与NMOS管NM3的源极连接且用于接地或者负电源VSS。
[0012]自自偏置电流基准源电路对电容C1的容值要求降低，导致电容数量和体积减小，从而芯片体积减小，电容C1保证了偏置电压能够跟踪高频电源纹波抖动，保证压控振荡器有更好的随机抖动和确定性抖动的性能。另外，增加MOS管NM4、NMOS管NM5、NMOS管NM6，进一步进行隔离，PMOS管的电流受电源调制没有产生较大变化，NM6和NM5,NM4，NM3,NM2的电流也没发生突变，NM6处于饱和区，流经NM6的电流并不随NM6漏极上的电源纹波波动而发生变化，NM6漏极呈现出高阻特性，对NM6源极的干扰被进一步压制，由于NM6的隔离，电源对NM1产生的电流的调制效应得到了进一步的降低，压控振荡器的确定性抖动性能得到明显的提升。
[0013]与现有技术相比，本专利技术有益效果是：由于采用自偏置电流基准源电路，有效抑制电源纹波，同时也保证压控振荡器有更好的随机抖动和确定性抖动的性能，当压控振荡器的频率降低时，偏置电路的功耗也相应降低，相较于低压线性稳压器具有明显的功耗优势，不再依赖于低压线性稳压器提供稳定的电压，大大地简化了电路的设计并节省了芯片的面积。
附图说明
[0014]图1是采样运放型的压控振荡器；
[0015]图2是采用NMOS管驱动的压控振荡器；
[0016]图3是本专利技术的一种自偏置的压控振荡器电路。
[0017]以上附图用于解释本专利技术的技术方案，以本领域技术人员能够更好的理解本发
明，需要说明的是，根据附图改进的方案在不脱离本技术方案的宗旨和范围内，其均涵盖在本专利技术的权利要求范围当中。
具体实施方式
[0018]以下通过特定的具体实例说明本专利技术的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本专利技术的其他优点与功效。本专利技术还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种自偏置的压控振荡器电路，包括NMOS管主开关电路和电流控制振荡器，所述电流控制电流控制振荡器与NMOS管主开关电路的电流输出端连接，所述NMOS管主开关电路的栅极用于接入VCTL控制电压，其特征在于，还包括自偏置电流基准源电路，所述自偏置电流基准源电路的输入端用于连接高电平电源VDDH，所述自偏置电流基准源电路的输出端与NMOS管主开关电路的电流输入端连接。2.如权利要求1所述的一种自偏置的压控振荡器电路，其特征在于，所述自偏置电流基准源电路包括PMOS管PM1、PMOS管PM2、PMOS管PM3、NMOS管NM2和NMOS管NM3和电容C1；所述PMOS管PM1漏极作为自偏置电流基准源电路的输出端且和其自身的栅极连接，PMOS管PM1的源极、PMOS管PM2的源极、PMOS管PM3的源极和电容C1的一端共同连接且作为自偏置电流基准源电路的输入端，电容C1的另一端、PMOS管PM1栅极连接、PMOS管PM2的栅极、PMOS管PM3的栅极共同连接，PMOS管PM2的漏极与NMOS管NM2的漏极连接，PMOS管PM3的漏极与NMOS管NM3的漏极连接，NMOS管NM2的栅极与NMOS管NM3的栅极和漏极连接，NMOS管NM2的源极与NMOS管NM3的源极连接且用于接地或者负电源VSS。3.如权利要求1所述的一种自偏置的压控振荡器电路，其特征在于，所述自偏置电流基准源电路包括PMOS管PM1、PMOS管PM2、PMOS管PM3、NMOS管NM2、NMOS管NM3、NMOS管NM4、NMOS管NM5、NMOS管NM6和电容C1；所述PMOS管PM1漏极和其自身的栅极连接，所述PMOS管PM1漏极与NMOS管NM6的漏极连接，NMOS管NM6的源极作为自偏置电流基准源电路的输出端，PMOS管PM1的源极、PMOS管PM2的源极、PMOS管PM3的源极和电容C1...

【专利技术属性】
技术研发人员：周玉镇，庄志青，胡红明，张希鹏，
申请(专利权)人：灿芯半导体上海股份有限公司，
类型：发明
国别省市：