本发明是三维非易失性存储器件、存储系统及其制造方法。公开了一种三维非易失性存储器件，包括：第一管道栅层；第二管道栅层，设置在第一管道栅层之上；字线，形成在第二管道栅层之上；存储器沟道层，被配置成穿过字线；管道沟道层，形成在第一管道栅层中...

本发明公开了一种半导体器件的电容器，所述电容器包括：电容器结构，所述电容器结构被配置成包括交替层叠的电极层和电介质层、边缘区以及设置在边缘区之间的中心区，所述边缘区每个都被阶梯式图案化；牺牲层，所述牺牲层设置在电容器结构的边缘区中的各个...

本发明是三维非易失性存储器件、存储系统及其制造方法。其公开了一种三维非易失性存储器件，所述三维非易失性存储器件包括：沟道结构，每个沟道结构包括层叠在衬底之上的沟道层并沿第一方向延伸，其中，所述沟道层分别包括阱区；垂直栅，所述垂直栅位于沟...

本发明的实施例的三维非易失性存储器件包括：多个垂直沟道层，所述多个垂直沟道层从衬底突出；多个层间绝缘层和多个存储器单元，所述多个层间绝缘层和所述多个存储器单元沿着多个垂直沟道层交替地层叠；以及气隙，所述气隙形成在位于多个存储器单元之间的...

本发明公开了一种半导体器件及其制造方法，所述半导体器件包括：多个第一沟槽，形成在半导体衬底中，具有第一深度；多个第二沟槽，形成在半导体衬底中，具有第二深度，其中，第二深度与第一深度不同，并且第二沟槽形成在第一沟槽之间；多个隔离层，形成在...

本发明公开一种半导体器件及其制造方法，以交替方式形成柱图案，并且在不使用倾斜离子注入工序或掩模的情况下形成一侧触点（OSC），从而形成竖直栅极。该半导体器件包括形成在半导体基板上方的交替或交错型柱图案、形成在柱图案的柱之间的第一孔、形成...

本发明公开了一种半导体存储器件，所述半导体存储器件包括：位线，所述位线沿第一方向延伸；垂直栅单元，包括被形成为柱体形状的栅氧化物层和栅金属层；下电极和数据储存材料层，形成在垂直栅单元上；以及互连层，形成在数据储存材料层上。

本发明提供一种半导体芯片堆叠及其制造方法，还提供包括半导体芯片堆叠的电子系统及相关方法。该半导体芯片堆叠包括：半导体芯片堆叠包括：垂直堆叠在插入体的顶表面上的多个第一半导体芯片；第二半导体芯片，堆叠在插入体的与半导体芯片堆叠相反的底表面...

本发明是半导体器件的测试图案及其制造方法。其公开了一种半导体器件的测试图案，所述半导体器件的测试图案包括：多个有源区，所述多个有源区被限定在半导体衬底中且被布置成彼此平行；多个栅图案，所述多个栅图案被形成在所述多个有源区之上；多个栅接触...

本发明公开了一种制造半导体器件的方法，所述方法包括以下步骤：刻蚀半导体衬底并且形成被多个沟槽彼此分开的多个本体；形成具有开口部的保护层以使本体中的每个的两个侧壁暴露出来；通过使本体经由开口部所暴露出的部分硅化来形成掩埋位线；以及形成电介...

本发明公开了一种非易失性存储器件，非易失性存储器件包括：被设置在页的标志区域中的N个非易失性存储器单元；N个标志页缓冲器，被配置成将标志数据输入到标志区域的非易失性存储器单元中以及从标志区域的非易失性存储器单元输出标志数据；以及数据输入...

本发明提供一种阻变存储装置，包括感测电压发生单元和存储器单元。感测电压发生单元被配置成响应于参考电压和感测节点的电压而将感测节点驱动至具有预定电平的电压。存储器单元与感测节点连接，并被配置成根据存储器单元的电阻值而改变流经感测节点的电流...

本发明公开了一种半导体器件，所述半导体器件包括：内部电压输入缓冲器，所述内部电压输入缓冲器被配置成根据内部电压节点的电压电平与参考电压的电压电平之间比较的结果来确定上拉驱动节点和下拉驱动节点的电压电平，以使上拉驱动节点与下拉驱动节点维持...

本发明提供一种半导体器件及其操作方法，所述半导体器件包括：时钟延迟单元，被配置为将源时钟延迟给定的延迟量并且产生延迟源时钟；驱动信号发生单元，被配置为基于输入数据的值来决定第一驱动信号和第二驱动信号的逻辑电平、基于以源时钟为基础而检测到...

本发明提供了一种子字线驱动器以及具有子字线驱动器的半导体集成电路器件。所述半导体集成电路器件包括相邻的四个子字线驱动器，所述相邻的四个子字线驱动器被配置成响应于四个主字线的信号而驱动四个子字线，其中，所述相邻的子字线驱动器中的第一和第二...

本发明公开了一种半导体存储装置，所述半导体存储装置包括：第一感测放大单元，所述第一感测放大单元包括第一反相器和第二反相器，被配置成驱动至电源驱动信号和接地驱动信号的电压电平并且在位线和取反位线之间形成锁存结构；以及第二感测放大单元，所述...

本发明提供一种包括甲硅烷基磷酸酯化合物、磷酸以及去离子水的刻蚀组合物，以及一种包括利用所述刻蚀组合物的刻蚀工艺的制造半导体器件的方法。本发明的刻蚀组合物显示了氮化物膜相对于氧化物膜的高刻蚀选择性。因此，在利用本发明的刻蚀组合物来去除氮化...

本发明公开了集成电路、包括集成电路的系统以及系统的操作方法，所述系统包括：第一芯片，所述第一芯片被配置成提供训练命令；以及第二芯片，所述第二芯片被配置成将响应于所述训练命令而测量的用于执行操作的时间传送到所述第一芯片。

本发明公开了一种半导体器件及其制造方法。所述半导体器件包括：半导体衬底，其中形成有字线区；以及阻挡金属层，所述阻挡金属层被布置在字线区上并引起产生肖特基结。所述阻挡金属层包括将第一材料硝化的第一氮化物材料和将第二材料硝化的第二氮化物材料...

本发明公开了一种相变随机存取存储器件及其制造方法。所述相变随机存取存储器件包括：半导体衬底，形成在所述半导体衬底上的开关元件；形成在所述开关元件上的多个相变结构；以及掩埋在所述多个相变结构之间的吸热层，其中，所述多个相变结构与所述吸热层...